

NOSITEL VYZNAMENÁNÍ ZA BRANNOU VÝCHOVU I. A II. STUPNĚ



#### ŘADA PRO KONSTRUKTÉRY

ČASOPIS PRO ELEKTRONIKU A AMATÉRSKÉ VYSÍLÁNÍ ROČNÍK XXXVII/1988 ■ ● ČÍSLO 1

V TOMTO SEŠITĚ

Nově i v RVHP ...... 1

#### MIKROPROCESOR 8086

Mikropočítač, jeho koncepce a podpůrné obvody	. 4 . 6 . 8 né
mikroprocesor	. 9
Označení a funkce vývodů	10
Registry	12
Organizace a adresace	
paměti	13
Přerušení	15
Časování systému	15
Příbuzné typy	16
Aplikace	. •
iSBC 86/12	18
Jednodeskový školní mikro-	
počítač SDK 86	20
Modulový 16bitový mikropo-	
čítač osobního typu	22
Obslužné programy	
a operační systémý	27
Povely monitoru	28
Literatura	29
Konstrukční část	
Mikropočítačový modul s proce	so-
rem 8086	31
Popis zapojení, technické	٠.
vlastnosti	31
Povely monitoru, formát pove	
Deska obrazovkového	
řadiče	36

#### AMATÉRSKÉ RADIO ŘADA B

Vydává ÚV Svazarmu ve vydavatelství NAŠE VOJSKO, Vladislavova 26, 133 66 Praha 1, tel. 26 06 51–7. Šéfredaktor ing. Jan Klabal, Redakční radu řídí ing. J. T. Hyan. Redaktor L. Kalousek, OK1FAC. Redakce Jungmannova 24, 113 66 Praha 1, tel. 26 06 51–7, šéfredaktor linka 354, redaktor linka 353, sekretářka linka 355. Ročně vyjde 6 čísel. Cena výtisku 5 Kčs, pololetní předplatné 15 Kčs, Rozšíruje PNS, v jednotkách ozbrojených sil vydavatelství NASE VOJSKO, administrace Vladislavova 25, Praha 1. Objednávky přijímá každá pošta i doručovatel. Objednávky do zahraničí výřizuje PNS, úsfřední expedice a dovoz tisku, závod 01, Kafkova 9, 160 00 Praha 6. Tiskne NAŠE VOJSKO, n. p., závod 08, 160 05 Praha 6. Vlastina ulice č. 889/23. Za původnost a správnost příspěvku odpovídá autor. Návštěvy v redakci a telefonické dotazy po 14. hodině. Číslo indexu 46 044.

Toto číslo má vyjít podle plánu 18. 2. 1988. © Vydavatelství NAŠE VOJSKO.

# **NOVĚ I V RVHP**

Dokončení

Minule jsme si uvedli základní fakta o vzniku a rozvoji RVHP. Jedním z nejdůležitějších úkolů členských zemí RVHP v oblasti ekonomiky a vzájemné spoluporáce je v současné etapě proces, který je ve Statutu Rady zakotven takto: Rada vzájemné hospodářské pomoci je vedena cílem spolupůsobit cestou sjednocení a koordinace úsilí členských zemí RVHP... ke zvýšení úrovně industrializace zemí s méně rozvinutým průmyslem, k postupném sbližování a vyrovnávání úrovní hospodářského rozvoje.

Tento proces je z velké míry zajišťován širokým využíváním předností me-zinárodní socialistické dělby práce, jejíž nedílnou součástí je maximální mobilizace a účinné využívání vlastních zdrojů té či oné země. Výsledkem tohoto procesu, tj. výsledkem socialistické industrializace a širokého využití vzájemné dělby práce bylo již końcem šedesátých let dobudování národohospodářských komplexů, jejichž základem byla odvětví těžkého průmyslu - především energetika, hutnictví, strojírenství a chemie. Podstatně se sblížily základní ukazatele hospodářského rozvoje - toho bylo dosaženo zásluhou vyšších temp růstu výroby v méně vyspělých zemích v porovnání s tempy růstů ve vyspělejších socialistických

Po vstupu Mongolské lidové republiky. Kuby a Vietnamské socialistické republiky do RVHP byla přijata v RVHP zvláštní linie, směřující k vyrovnávání úrovní hospodářského rozvoje, neboť tyto země zdědily z minulosti největší hospodářské břemeno zaostalosti. V této souvislosti je třeba poznamenat, že pomoc hospodářsky vyspělejších zemí méně vyspělým partnerům není pro ně spojena s žádnými tíživými požadavky ani závazky. Zásadně nové možnosti se navíc otevírají v souvislosti realizací komplexního programu vědecko-technického pokroku a spolupráce členských zemí RVHP do roku 2000. Marxisticko-leninské strany zemí socialistického společenství berou v úvahu i tak účinný činitel ozdravení mezinárodní situace (kterou narušuje imperialismus např. tím, že se snaží přenést na bedra národů nejen svízele hospodářské krize, ale i část výdajů na horečné zbrojení), jakým je síla příkla-du bratrských států. V deklaraci ekonomické porady RVHP na nejvyšší úrovni se praví: "Příklad zemí RVHP, jejich úspěchy v socialistické a komunistické výstavbě a upevňování vztahů přátelství a spolupráce mezi nimi mají velmi kladný vliv na světový vývoj. Socialistické státy ve své vzájemné spolupráci i ve vztazích s jinými státy důsledně uplatňují v praxi zásady mezistátních vztahů nového typu a účinně tím přispívají k přestavbě mezinárodních hospodářských vztahů na spravedlivém a demo-kratickém základě".

Působení obecných ekonomických zákonitostí rozvoje socialismu nevyhnutelně sbližuje hospodářskou politiku všech bratrských států. V tom je základ společné strategie socialistické ekonomické integrace — jeho výrazem je Komplexní program dalšího prohloubení a zdokonalení spolupráce, a rozvoje socialistické ekonomické integrace. Pokud jde o vědeckotechnický pokrok,

je plánován v Komplexním programu jako přesně určené prioritní směry, tj. hlavní části technologického převratu: elektronizace národního hospodářství, komplexní automatizace, jaderná energetika, nové materiály a technologie jejich výroby a zpracování a konečně biotechnologie. Tyto priority tvoří základní obsah koordinované a v některých oblastech jednotné vědeckotechnické politiky bratrských zemí.

Je na místě položit si otázku, jsou-li úkoly a plány Komplexního programu splnitelné, především po zkušenostech ze sedmdesátých let, v nichž se zřetelně snížilo tempo hospodářského růstu. Jak ukázaly nejrůznější analýzy, došlo k takové situaci proto, že nebyla plně pochopena naléhavost a neodkladnost intenzifikace na základě vědeckotechnického pokroku. Navíc se ve vztahu k tempům rozvoje socialistické ekonomiky vytvořily některé stereotypy, zpomalení růstu bylo např. omlouváno i nárustem objemu výroby a složitějšími ekonomickými vztahy.

Protože je zřejmé, že plánovaný prudký obrat k intezifikaci nelze zajistit pouhým rozvojem tradiční materiálně technické základny, která zastarala morálně i technicky, je nutný převrat v této oblasti. Stejně je třeba překonat všechny stereotypy, zaběhnuté metody a činnosti — strategie intenzifikace na základě urychlení vědeckotechnického pokroku nese s sebou specifické požadavky i na další rozvoj integračního procesu v rámci RVHP, jiný přístup ke kooperaci, k propojování ekonomik bratrských zemí atd.

Nově i v RVHP — to bylo heslo 43. mimořádného zasedání RVHP v říjnu minulého roku v Moskvě. Zasedání vycházelo ze schůzky nejvyšších představitelů zemí RVHP v listopadu 1986, která rozhodla, že pro další rozšíření vzájemné spolupráce členských zemí Rady a další potřebné prohloubení mezinárodní socialistické ekonomické integrace dosavadní mechanismus již nevyhovuje a je třeba jej změnit.

V současné době všechny bratrské země vstupují do nové fáze hospodářského rozvoje a tomu musí odpovídat důkladná přestavba RVHP. V činnosti RVHP je třeba především organičtěji skloubit koordinaci plánů spolupráce s rozvojem přímých vztahů mezi podniky a vědeckovýzkumnými organizacemi. Zasedání některé problémy, dané rozdílným stupněm hospodářského rozvoje, určitými rozdíly v řízení ekonomik jednotlivých zemí, rozdílnými stupni hospodářsko-právních předpisů, rozdílnými konkrétně ekonomickými zájmy vyřešit nemohlo, tyto problémy musí být řešeny postupně a společným úsilím, vyřešeny však být musí. V této souvislosti zasedání rozhodlo, že v zájmu stanovení dohodnutých směrů spolupráce bude připravena kolektivní koncepce mezinárodní socialistické dělby práce na léta 1991 až 2005, přičemž práce na této koncepci mohou dát i cenné a použitelné poznatky pro potřebné změny mechanismu integra-

Druhou zásadní otázkou, která byla na zasedání projednána, byla realizace Komplexního programu vědeckotechnického pokroku členských zemí RVHP do roku 2000, což je v současnosti nejdůležitější dokument, pokud jde o strategii společenství RVHP. Přesto, že je tento dokument dokumentem zásadní důležitosti, není přes nesporný pokrok a urychlení uspokojivě plněn, a to z nejrůznějších důvodů. Zasedání proto doporučilo soustředit uvedený program na ty nejdůležitější úkoly a oblasti vědy a techniky s tím, že není možno, aby nadále poctivé a úspěšné plnění programu přinášelo jeho realizátorům finanční ztrátu nebo jiné hospodářské neiistoty.

Nové v práci RVHP je např. i to, že v minulosti osvědčená koordinace hospodářské činnosti v souvislosti s koordinací národohospodářských plánů bude obohacena o dokonalejší mechanismy spolupráce, o další plánovací a zbožně peněžní nástroje, o potřebné nové měnové, finanční a úvěrové vztahy. Celá součinnost musí být směrována tak, aby se v zemích RVHP prohloubila mezinárodní dělba práce, aby bylo možno vyrábět jakostní zboží na nejvyšší technické úrovni ve velkých sériích, levně a s vysokou produktivitou. Stranou pozornosti zasedání nezůstala ani otázka konvertibilnosti měn členských států,

zpružnění dodavatelsko-odběratelských vztahů bez zbytečných mezičlánků — ke všem uvedeným problémům byla přijata příslušná usnesení a doporučení. Tato usnesení a doporučení připravoval celý kolektiv odborníků a předních vědců všech zemí společenství.

Toto mimořádně 43. zasedání RVHP skončilo v říjnu 1987, příští (řádné) zasedání, tj. 44., bude v letošním roce v Praze a přinese nesporně další úkoly, jejich řešení a splnění bude přímým pokračováním změn, které byly nastoleny 43. zasedáním.

L. K.

# MIKROPROCESOR 8086

#### Ing. J. T. Hyan

Šestnáctibitové mikroprocesory tvoří logické pokračování generace předchozích počítačových čipů. Jsou to obsáhlejší a výkonnější integrované obvody, určené k doplnění či náhradě osmibitových mikroprocesorů, jejichž existencí započala mikropočítačová revoluce v sedmdesátých létech.

Šestnáctibitové mikroprocesory jsou zajímavé nejen proto, že jsou proti svým předchůdcům mnohonásobně rychlejší a tím i výkonnější, ale i tím, že jejich cena je dnes značně nižší než tehdejší cena osmibitových. Jejich nasazením je umožněno dosáhnout překvapivých vlastností jimi vybavených výrobků, jako jsou počítače, které syntetickým hlasem sdělují potřebné informace či naslouchají obsluze, vytvářející trojrozměrné barevné obrázky počítačově generovaných filmů či umožňující práci s rozsáhlými datovými základnami (např. prostřednictvím telefonního spojení).

V následujícím textu se pokusíme přiblížit čtenáři problematiku jednoho z nejvíce rozšířených šestnáctibitových mikroprocesorů, typu 8086. Ten se dnes dostává do popředí zájmu, neboť jím, či jeho odvozeným typem 8088 a následníky 80186 a 80286 je osazována převážná většina šestnáctibitoosobních počítačů. Nicméně vzhledem k obsáhlosti tématu, zejména pokud jde o některé spolupracující podpůrné obvody (8259A) a koprocesory (8087, 8089), musíme odkázat zájemce na samostatnou literaturu, neboť v tomto čísle AR řady B jsme se omezili na jádro tématu, tj. na vlastní mikroprocesor včetně jeho nezbytného okolí. Na dvou aplikačních příkladech mikropočítačích SDK 86 a cť 86 nastíníme rozvoj mikropočítačových systémů, jenž nepochybně směřuje k nasazování perspektivních a extrémně rychlých dvaatřicetibitových mikroprocesorů.

## Mikropočítač — jeho koncepce a podpůrné obvody

Každý mikropočítač je tvořen nejen mikroprocesorem, ale celou řadou dalších nutných obvodů, z nichž na prvním místě jsou paměti pro uložení programu a ukládání dat. Tyto obvody, jež budou dále popsány, tedy podporují činnost mikroprocesoru; odtud plyne i jejich obecný název: podpůrné obvo-

dy. Paměti, jež jsou nezbytnou částí počítače, mezi podpůrné obvody nezahrnujeme, zásadně sem však patří řadiče, jako např řadič obrazovkového řadič klávesnice, pružných disků, řadič tuhého disku typu Winchester, řadič grafického "jednobarevného" či barevného displeje (s velkou rozlišovací schopností) a další. Dále sem patří stykové obvody sériové či paralelní - většinou taktéž programovatelné - a dekodéry výběru všech zmíněných obvodů. (Posledně imenované uvolňují sekvenčně jednotlivé uvedené obvody pro spolupráci s mikroprocesorem, čímž je zabráněno kolizi dat na sběrnicích.) Nelze opominout ani zesilovače sběrnic, oddělující výstupy mikroprocesoru a chránící jej před přetížením.

Světoví výrobci integrovaných obvodů po vývoji toho či onoho typu mikroprocesoru pochopitelně nezapomínají na potřebu podpůrných obvodů, a tak jimi — třeba postupně a mnohdy s časovou prodlevou — vytvářejí tzv. rodiny či série. To samozřejmě platí i o mikroprocesoru 8086 a vztahuje se i na z něho odvozené pozdější vylepšené typy

py.
Šestnáctibitový mikroprocesor 8086
měl navíc při svém vzniku výhodu, že
pro jeho předchůdce 8080 již některé
podpůrné obvody existovaly (jako je
např. 8251 či 8255), takže je mohl jen
převzít. To ovšem neplatilo obecně, tak
třeba programovatelný řadič přerušení
8259, nacházející uplatnění u osmibitových mikropočítačů, bylo třeba pro potřeby 8086 překonstruovat, čímž vznikl

odlišný typ 8259A! (To platí i pro další podpůrné obvody; nové verze jsou označeny písmenem A, např. 8251A, či 8284A atd.) A třebaže škála podpůrných obvodů rodiny Intel 8086 je poměrně široká, nesetkáváme se vždy s jejími členy v zapojeních či konstrukcích osobních počítačů s mikroprocesorem 8086 nebo jeho odvozeninou 8088 s osmibitovou datovou sběrnicí. To proto, že výrobci počítačů (z nejrůznějších důvodů) používali a používají podpůrné obvody z jiných rodin než pochází sám mikroprocesor. Takovým typickým příkladem je řadič obrazovkového displeje (CRT controler) 6845 fy Motorola, s nímž se v této funkci setkáváme u IBM-PC s mikroprocesorem 8088 (Intel), atp.


Speciálními případy podpůrných obvodů série Intel v oblasti šestnáctibitových mikroprocesorů jsou dva typy tzv. koprocesorů (tzn. spolupracujících procesorů), a sice typy 8087 a 8089. Tomu prvnímu se někdy říká numerický procesor (number cruncher). Jeho nasazením v osobním počítači – podle povahy řešené úlohy — vzroste výkon systému 10 až 100×! Ten druhý je tzv. stykový procesor (input-output processor), jehož použitím vzroste rychlost operací přenosu některých 6x (8089 pracuje totiž jako inteligentní řadič DMA – zabezpečuje přímý přístup do paměti, čímž odlehčuje vlastní procesor 8086/88 od těchto operací).

Blokové schéma na obr. 1 znázorňuje konfiguraci šestnáctibitového osobního mikropočítače spolu s uvedením nejčastěji používaných podpůrných obvodů pro ten či onen blok. Toto schéma je ovšem maximalistické — proto nemusí být vždy dodrženo. (Jak uvidíme později, lze vytvořit provozuschopný systém s minimem součástí.)

Blokové schéma naznačuje, jak jsou spolu propojeny výše uvedené tři procesory, a sice:

- 8086 CPU (central processing unit)
   základní procesorová jednotka,
- 8087 NDP (numeric data processor)
   datový procesor, a
- 8089 IOP (input-output processor)
   -- stykový procesor.

Uvedené procesory svým propojením a spoluprací vytvářejí výkonný výpočetní komplex, v němž úlohu generálního manažera vykonává mikroprocesor 8086, přidělující — podle příslušného programu — úkoly ostatním dvěma procesorům. Aritmetické výpočty s velkou přesností zpracovává 8087, zatímco 8089 přesouvá bloky dat mezi obrazovou pamětí a operační pamětí v celém systému. Tato skupina má vlastní místní sběrnici (local bus). Sig-



nály řídicích linek (vedení) jdoucích přímo od CPU k NDP a pak k IOP, rozhodují o tom, kdo "obhospodařuje" v daném okamžiku místní adresovo-datovou sběrnici (z daných tří smí ji řídit "vždy jen jeden v jemu přiděleném časa)

CPU je buzena z generátoru hodinových impulsů 8284A. Lokální sběrnice je propojena s dalšími bloky mikropočítače přes tyto stykové obvody (zesilovače sběrnice):

— 8082 (octal latch) — osmibitový střadač.

 8286 (octal bus transceiver) — osmibitový datový vysílač, a

 8288 (bus controller) — řadič sběrnice.

Na výstupech zesilovačů sběrnice 8282 se nachází již dvacetibitová adresová sběrnice, za dvěma obousměrnými vysílači 8286 se nachází šestnáctibitová datová sběrnice a za jedním systémovým řadičem 8288 je osm linek řídicí sběrnice; tyto tři vnější sběrnice (z hlediska umístění odděleného procesoru) tvoří tzv. systémovou sběrnici mikropočítače, k níž jsou připojena veškerá periferní zařízení včetně pamětí. Oddělovače jsou potřebné:

 a) k cílenému oddělení systémové sběrnice od lokální, např. při DMA,

 b) ke zvětšení možnosti proudového buzení podpůrných obvodů a paměťových čipů, připojených k systémové sběrnici.

Dále se v blokovém schématu setkáváme s dvojicí systémových řadičů.

Jsou to:

 8259A (programmable interrupt controller) — programovatelný řadič přerušení a

8237 (programmable DMA controller) — programovatelný řadič
přímého přístupu k paměti
DMA (direct memory acces).

Tyto dva systémové řadiče zabezpečují vnitřní funkce přenosu DMA a prioritní vyvolávání přerušení.

Posléze nacházíme v blokovém zapojení ještě programovatelné stykové obvody, jež ovšem budou většině čtenářů známé z rodiny 8080. Jsou to:

 8251 (programmable serial interface controller) — programovatelný stykový obvod pro sériovou komunikaci, (SIO) a

8255 (programmable parallel interface controller) — programovatelný stykový obvod pro paralelní komunikaci (PIO).

Tyto obvody spolu s dalšími součástkami (např. diskrétními tranzistory či speciálními IO) zajišťují komunikaci s klávesnicí, tiskárnou (paralelní), případně s digitálním zapisovačem či souřadnicovým snímačem. Rovněž mohou zprostředkovat styk se sériovou tiskárnou, obrazovkovým terminálem, případně se vzdálenými perifériemi (taktéž sériově) pomocí modemů.

Další podpůrné — stykové obvody jsou již speciálního charakteru a mají předurčená použití. Jsou to:

8275 (programmable CRT controller) — programovatelný řadič obrazovky,

 8272 (programmable floppy-diskcontroller, FDC) — programovatelná řadič pružného disku,

 82062 programovatelný řadič disku Winchester.

Pozn.: v praxi se ne vždy setkáme s posledně jmenovanými řadiči. To proto, že jak 8275, tak i 8272 nejsou právě nejlepšími představiteli speciálních řadičů. Na jejich místě nalezneme spíše typy jiných výrobců, např. řadiče pružných disků fy Wester Digital série MD 279X, nebo obrazovkový řadič fy Motorola typ 6845 či vylepšený typ fy Hitachi HD68B45S. Rovněž tak na místě řadiče tuhých disků nacházíme nejčastěji typ WD1002 nebo WD2010 fy Western Digital, a to nejen proto, že jsou levnější, ale hlavně z toho důvodu, že řadič 82062 fy Intel měl ukončený vývoj teprve v roce 1984. Pro své vynikající vlastnosti je řadič obrazovky 6845 vyráběn i jinými výrobci, např. francouzskou firmou Thomson-CSF; svými schopnostmi — např. možností připojit světelně pero, volbu formátu znaků, jejich počtu na

řádek, počtu řádek atd., jakož i schopností jemné grafiky nachází uplatnění v řadě osobních počítačů, včetně IBM-PC.

K systémové sběrnici mimo uvedené řadiče a jim příslušející zařízení jsou pochopitelně připojeny i rozsáhlá paměť dat RAM o kapacitě až 1 MB a paměť programů ROM, jež tvoří tzv. operační paměť počítače. U současných výrobků kapacita paměti RAM neklesá pod 256 KB; je vždy rozšiřitelná na 640 KB, popř. až na 1 MB. Paměť ROM má obvykle kapacitu kolem 4 až 16 KB, popř. áž 128 KB. Vždy obsahuje samozaváděcí program (bootstrap) inicializující řadič pružného disku a převádějící obsah systémové stopy do paměti dat. Tam je již realizováno dokončení přehrání operačního systému (DOS), včetně inicializace, tj. nastavení výchozích podmínek všech programo-vatelných obvodů, jakož i ohlášení připravenosti systému k příjmu povelů uživatele.

Takto tedy je ve vší stručnosti popsána koncepce zapojení šestnáctibitového osobního počítače (mikropočítače). Pokud je na místě CPU místo 8086 použit quazišestnáctibitový mikroprocesor 8088 — s osmibitovou datovou sběrnicí (vnější — vnitřní zůstává šestnáctibitová), blokové zapojení se zjednoduší na osmibitovou datovou sběrnici a o jeden datový vysílač 8286. Jde tedy o nepatrnou modifikaci, která se hlavně projeví v seřazení paměťových čipů. Oba koprocesory 8087 a 8089 jsou navrženy tak, že mohou pracovat jak s šestnáctibitovou, tak i s osmibitovou datovou sběrnicí; zjednodušení se však projeví v poklesu rychlosti, neboť šestnáctibitová slova nemohou být vysílána naráz, ale po slabikách atď.

Osobní počítač s mikroprocesorem 8088 je tedy poněkud jednoduší, což

osmibitovým vvhovuje vstupům/výstupům stykových obvodů 8251 a 8255. Osmibitová datová sběrnice může znamenat nižší pořizovací náklady, avšak proti šestnáctibitové, popř. šestnáctibitovým systémům je vždy pomaleiší.

Pozn.: Vzhledem ke struktuře 8086/88 se dvěma interními procesory zpomalení přenosu dat osmibitovou sběrnicí oproti přenosu po šestnáctibitové však může být relativně malé! Přesto se modernější osobní po-čítače (např. IBM PS/2 — model 30) osazují již jen šestnáctibitovými mikroprocesory typu 8086, popř. 80186 či 80286.

Třebaže jsou v blokovém schématu zakresleny oba koprocesory, nemusí - a ťaké vždy neisou v reálné konstrukci zastoupeny. Je-li však vyžadována rychle se měnící grafika, tj. pohyb zvolených předmětů na obrazovce, jejich rotace či možnost změny měřítka (zoom), pak tvoří cenné pomocníky pro tyto účely. To proto, že zde vzhledem k značnému množství bodů displeje, jež je nutno přemísťovat. jsou nutné rychlé odezvy na příkazy programu. A ty jsou právě zajišťovány koprocesory.

Závěrem této stati je třeba se zmínit ještě o tom, že se též nesetkáváme vždy se zesilovači sběrnic typu 8282/83 a 8286/87 rodiny Intel, ale s analogickými obvody ze série 74LS24X. Hlavním důvodem pro nasazování obvodů řady 74LS.. je jejich menší příkon. Rovněž mnohé z uvedených podpůrných obvodů se u mikroprocesorových systémů pro méně náročná nasazení nepoužívají. V dalším tedy věnujeme pozornost nejčastěji se vyskytujícím podpůrným obvodům včetně šestnácti-


#### 8284A — generátor hodinových impulsů a budič pro procesory 8086, 8088 a 8089

bitového mikroprocesoru 8086.

Mikropočítačový systém, opírající se o mikroprocesor 8086/8088, vyžaduje samostatný generátor taktu rátor hodinových impulsů, jenž svým taktem zajišťuje správné časování.

Obvod 8284 je bipolární generátor taktu; byl navržen ke generování hodinových signálů pro procesory 8086, 8088, 8089 a návazné periferní obvody. Obsahuje rovněž logiku signálu READY pro činnost se dvěma systémy a zajištuje synchronizaci a časování signálu READY požadovaného procesory. Je rovněž vybaven logikou signálu RESET s hysterezí a synchronizací; umožňuje však též výběr zdroje hodinového sig-

Obvod je umístěn v osmnáctivývodovém pouzdře DIL, má jediné napájecí napětí +5 V. Jako zdroj kmitočtu používá krystal či z vnějšku přivedený signál TTL. Na obr. 2 je tvar pouzdra spolu s označením vývodů.



Obr. 2. Pouzdro a vývody obvodu 8284A

#### Význam a funkce jednotlivých vývodů obvodu 8284

AEN<sub>1</sub>, AEN<sub>2</sub> (address enable) — vstupy pro uvolnění adresy, aktivní v nule. Slouží k uvolnění odpovídajícího sigsběrnice připravenosti RDY<sub>1</sub> nebo RDY<sub>2</sub>. Signály AEN se používají v systémových konfiguracích, kde umožňují procesoru přístup ke dvěma sběrnicím tzv. typu multimaster (multi-master system busses). Multi-master system bus je systémová sběrnice, jejíž řízení může přejímat několik různých modulů se schopností tuto sběrnici řídit (= master). Není to tedy pouze sběrnice systému s několika procesory. V iednoduchých systémech vstupy AEN uzemnény.

RDY<sub>1</sub>, RDY<sub>2</sub> (bus ready) — vstupy, aktivní v jedničce, indikující příslušným signálem ze zařízení, připoieného na systémové datové sběrnici, že data byla přijata nebo jsou k dispozici. RDY, je uvolněn signálem

AEN<sub>1</sub>, RDY<sub>2</sub> signálem AEN<sub>2</sub>. ASYNC (ready synchronization select) vstup, aktivní v nule, definující synchronizační způsob logiky REA-DY. Je-li ASYNC = H, je realizována dvoustupňová synchronizace REA-DY, při ASYNC = L je realizována jednostupňová synchronizace REA-ĎΥ.

READY - výstup, aktivní v jedničce, nesoucí synchronizovaný vstupní signál RDY. READY je nulován až po zaručeném přesahu, vyžadovaném procesorem.

X<sub>1</sub>, X<sub>2</sub> — vstupy pro připojení krystalu požadovaného kmitočtu. Rezonanční kmitočet krystalu musí být trojnásobkem zvoleného hodinového taktu procesoru.

F/C (frequency-crystal select) — vstup pro volbu zdroje hodinového taktu. Při jedničkové úrovní odebírá se tak z vnějšku prostřednictvím vstupu EFI, při nulové úrovní (vstup uzemněn) je takt generován vestavěným oscilátorem obvodu 8284.

EFI (external frequency in) — vstup pro přivedení vnějšího kmitočtu úrovně TTL, popřípadě jednotlivých impulsů (tři na jeden výstupní impuls CLK). Je aktivní pouze při úrovní F = H.

CLK (processor clock) - výstup, z něhož je přiváděn signál hodinového taktu na procesor a pro další podpůrné obvody. Kmitočet CLK je roven jedné třetině kmitočtu krystalu či vnějšího kmitočtu EFI a má střídu 1:3. Pro spolehlivé buzení obvodů MOS má jedničkovou úroveň, tj. 4,5 V.

PCLK (peripheral clock) obsahující hodinový signál pro podpůrné (periferní) obvody v úrovních TTL, jehož kmitočet je roven 1/2 CLK a má střídu 1:2.

OSC (oscillator output) - výstup, obsahující signál o úrovnich TTL a o shodném kmitočtu s kmitočtem krystalu (3× CLK).

RES (reset in) - vstup, aktivní v nule, používaný pro generování signálu RESET. 8284 je vybaven Schmittovým tvarovačem na vstupu, umožňujícím použít člen RC pro vytvoření signálu RESET automaticky při zapnutí napájení.

RESET - výstup, aktivní v jedničce, používaný k nastavení výchozích stavů (iniciace) procesorů rodiny 8086. Jeho časový průběh je závislý na stavu signálu RES.

CSYNC (clock synchronization) vstup, aktivní v jedničce, umožňující synchronizaci několika obvodů 8284 tak, aby jejich hodinové výstupní takty byly ve fázi. Je-li CSYNC = H, nulují se vnitřní čítače. Při CSYNC = L je uvolněno čítání. CSYNC potřebuje vnější synchronizaci se signálem EFI. Při použití vnitřního oscilátoru by se měl CSYNC uzemnit.

cc — napájení +5 V. GND (ground) — "zem" obvodu (0 V).

#### Struktura a funkce obvodu

Na obr. 3 je vnitřní uspořádání obvodu 8284A spolu s vyznačením vstupů (na levé straně) a výstupů (vpravo). (8284A se liší od svého předchůdce 8284 funkcí ASYNC, jež byla zavedena za zrušenou TANK [10], [52].)

Ze struktury obvodu plyne, že se skládá z oscilátoru, generátoru hodinových impulsů a synchronizační logiky READY.


Obvod oscilátoru byl navržen pro použití s krystalem v sériové rezonanci. Nicméně může být použit i v provozu na vvšší harmonické základního kmitočtu krystalu). Kmitočet krystalu musí být trojnásobkem požadovaného taktu CLK. Výstup oscilátoru je oddělen a přiveden na výstup OSC, kde je k dispozici jako další stabilní zdroj signálu pro odvození časovacích signálů systemu.

Generátor hodinového taktu skládá ze synchronního děliče 1:3 se speciálním nulovacím vstupem, jenž blokuje čítání. Tento nulovací vstup CSYNC umožňuje synchronizaci hodin s vnějškem, např. s jiným obvodem 8284. Při tom je nezbytné synchronizovat CSYNC s vnějším signálem EFI, např. dvěma Schottkyho klopnýmí obvody podle obr. 4.

Výstup čítače má kmitočet rovný jedné třetině oscilátorového kmitočtu. Vstupem F/C se volí jako zdroj taktovacího signálu buď krystalový oscilátor nebo přes vstup EFI vnější signál, jehož kmitočet je dělen třemi. Použije-li se

Tab. 1. Stejnosměrné parametry 8284A

Symbol	Parametr	Min.	Max.	Poznámka
I <sub>F</sub>	vstupní proud v předním směru		0,5 mA	$U_{\rm F} = 0.45  {\rm V}$
/ <sub>R</sub>	vstupní závěrný proud		50 μA	$U_{\rm R} = 5,25  {\rm V}$
	vstupní záchytné napětí	,	—1,0 V	$I_{\rm C} = -5  \text{mA}$
Icc	proud z napájecího zdroje		140 mA	
$U_{1L}$	vstupní napětí dolní úrovně		0,8 V	$U_{\rm cc} = 5.0  \rm V$
$U_{1H}$	vstupní napětí horní úrovně	2,0 V		$U_{\rm CC} = 5.0 \text{ V}$ $U_{\rm CC} = 5.0 \text{ V}$
$U_{IHR}$	vstupní napětí horní úrovně vst. RES	2,6 V		$U_{\rm cc} = 5.0  \rm V$
$U_{OL}$	výstupní napětí dolní úrovně		0,45 V	5 mA
$U_{OH}$	výstupní napětí horní úrovně CLK	4 V		—1 mA
	ostatní výstupy	2,4 V		—1 mA
U <sub>IHR</sub>	hystereze vstupu RES	0,25 V		$U_{\rm CC} = 5.0  \rm V$
$U_{ILR}$		1		



Obr. 5. Časový diagram průběhů signálů obvodu

8284A

EFI

Obr. 3. Vnitřní zapojení obvodu 8284A

jako zdroj hodin vstup EFI, lze využít i oscilátorové sekce jako dalšího nezávislého zdroje hodinového taktu s výstupem na vývodu OSC. Výstup generátoru hodinového taktu CLK budí přímo procesor 8086 se střídou 1:3. Výstup PCLK poskytuje takt pro periferní obvody, a to s kmitočtem rovným 1/2 CLK v úrovních TTL a se střídou 1:2.

Iniciační logika pro RESET — nastavení výchozího stavu — je vybavena hradlem se Schmittovým obvodem na vstupu RES a synchronizačním klop-

ným obvodem. Signál RESET je synchronizován na sestupnou (týlovou) hranu impulsu CLK, viz obr. 5.


Synchronizační logika READY slouží pro přizpůsobení dvou systémových sběrnic typu multi-master, pro což má k dispozici dva vstupy RDY<sub>1</sub> a RDY<sub>2</sub>. Každý z těchto vstupů pak má kvalifikátor (ĀEN<sub>1</sub>, popř. ĀEN<sub>2</sub>), jenž potvrzuje platnost odpovídajícího signálu RDY. Pokud se nepracuje se systémem s několika sběrnicemi, jsou vývody ĀEN uzemněny.


Tab. 2. Dynamické parametry 8284A Požadavky na časování


Symbol	Parametr	Min.	Max.	Poznámka
t <sub>EHEL</sub>	šířka ext. impulsu —_horní úroveň	13 ns		90 %—90 %
	šířka ext. impulsu — dolní úroveň	13 ns		U <sub>IN</sub> 10 %—10 %
t <sub>ELEH</sub>	sirka ext. ilipuisu — dollii droveli	13 118		U <sub>IN</sub>
telel	perioda EFI	$t_{\text{EHEL}} + t_{\text{ETEH}} + \delta$		pozn. 1)
	kmitočet krystalu	12 MHz	25 MHz	
t <sub>R1CL</sub>	předstih RDY1, RDY2 vůči CLK	35 ns		
t <sub>CLR1X</sub>	přesah RDY1, RDY2 vůči CLK	0 ns		
t <sub>A1VR1V</sub>	předstih AEN1, AEN2 vůči CLK	15 ns		
t <sub>CLA1X</sub>	přesah AEN1, AEN2 vůči CLK	0 ns		
$t_{\text{YHEM}}$	předstih CSYNC vůči EFI	20 ns		
t <sub>EHYL</sub>	přesah CSYNC vůči EFI	20 ns		
$t_{ m YHYL}$	šířka CSYNC	2 t <sub>ELEL</sub>		
t <sub>I1HCL</sub>	předstih RES vůči CLK	65 ns		pozn. 2)
t <sub>CLI1H</sub>	přesah RES vůči CLK	20 ns		pozn. 2)
Časové	l odezvy			
t <sub>CLCL</sub>	CLK perioda	125 ns		
t <sub>CHCL</sub>	CLK šířka (horní úroveň)	(1/3t <sub>CLCL</sub> )+2,0 ns		obr. 5
$t_{CLCH}$	CLK šířka (dolní úroveň)	(2/3t <sub>CLCL</sub> )—15 ns		obr. 5
t <sub>CH1CH2</sub>				
	CLK náběh a doběh		10 ns	1,0 až 3,5 V
t <sub>CL2CL1</sub>	PCLK šířka (horní úroveň)	t <sub>CLCL</sub> —20 ns		
t <sub>PLPH</sub>	PCLK šířka (dolní úroveň)	$t_{\text{CLCL}}$ —20 ns		
t <sub>RYLCL</sub>	neaktivní hrana READY	—8 ns		obr. 6
RYLCL	vůči CLK — pozn. 4)	—o iis		UDI. 6
t <sub>RYCH</sub>	aktivní hrana READY	(2/3t <sub>CLCL</sub> )—15 ns		obr. 6
- ATON		(Z/ GCLCL) 10 113		021. 0
	vůči CLK — pozn. 3)			
tCIIL	zpoždění RESET vůči CLK	40 ns		
$t_{CLPH}$	zpoždění PCLK(H) vůči CLK		22 ns	
t <sub>CLPL</sub>	zpoždění PCLK(L) vůči CLK		22 ns	
t <sub>OLCH</sub>	zpoždění CLK(H) vůči OSC	—5 ns	12 ns	
tolcl	zpoždění CLK(L) vůči OSC	2 ns	20 ns	

Poznámky: 1)  $\delta = \text{EFI nástup (5 ns max.)} + \text{EFI sestup (5 ns max.)}.$ 

- Předstih a přesah pouze pro zaručení rozpoznání v následujícím hodinovém impulsu.
- 3) Vztahuje se pouze ke stavům  $t_3$  a  $t_{\rm W}$ .
- 4) Vztahuje se pouze ke stavu  $t_2$ .








Obr. 6. Časový diagram závislostí průběhů asynchronních (a) a synchronních zařízení (b)

Synchronizace se vyžaduje pro všechny asynchronní aktivní hrany signálů na vstupech RDY pro zaručení časů předstihů a přesahů. Neaktivní hrany RDY v normálních systémech nevyžadují synchronizaci, ale musí být uspokojeny požadavky předstihu a přesahu, jakožto podmí<u>nky správného</u> návrhu systému. Vstup ASYNC, jenž je součástí logiky READY, definuje dva způsoby synchronizace: má-li nulovou úroveň (L), je synchronizace dvoustupňová — klopnými obvody  $\mathsf{FF}_1$  a FF2. Je-li jeho úroveň jedničková, pak se děje účastní pouze FF2 -- synchronizace je jednostupňová, se sestupnou hranou hodinového impulsu CLK jsou signály vstupů RDY synchronizovány. Časové diagramy na obr. 6 ukazují závislost jednotlivých průběhů uvedených signálů, a to jednak pro asynchronní obvody, jednak pro obvody synchronní. Jednostupňová synchronizace je použita v systémech sběrnice typu multi-master pro synchronní obvody, u nichž může být zaručeno, že vyhoví časování RDY [10], [52]. Údaje jednotlivých časových úseků jsou v tab.

Na obr. 7a je typické zapojení obvodu 8284 ve funkci generátoru hodinového taktu o kmitočtu f/3, v daném



Obr. 7a. Typické zapojení obvodu 8284A ve funkci generátoru taktu

Obr. 7b. Zapojení pro cílené zavedení vyčkávacích stavů

8284 8086 74LS164 Q 8 CLK  $Q_{\theta}$ Q. X₂ RĎY1 6 Q<sub>0</sub> 10 PCL K  $Q_F$ RDY Q<sub>F</sub> 12. 21 RST RST  $Q_{G}$ 56k CLR 19 13 CLK CL K  $Q_H$ F/C +5V +5V\_\_2k2 +<u></u>10,µ ΔFN1 8 ĀĒN2 RD 33 CSYNC 1N/MX WR 20 ĪNTĀ b) 1/2 74LS20

případě tedy 4,913 MHz. Pokud by bylo třeba použít externí signál, byl by přiváděn na vstup 14 (EFI) po odpojení vstupu 13 (F/C) od země. Kmitočet impulsů přiváděných na vstup EFI se může měnit od jednoho Hz až do 8 MHz; to má význam při testování činnosti mikroprocesoru postupným krokováním (bez využití přerušení), kdy je tak možno pohodlně sledovat inkrementaci adresy a změny obsahu datové sběrnice.

Vstup RDY 1 (2) lze využít též pro zavádění vyčkávacích stavů pro procesor, ovšem za spolupráce dálšího obvodu TTL — posuvného registru 74LS164 (obr. 7b). Při použití pomalých paměťových obvodů či stykových obvodů v/v je třeba vložit jeden nebo i několik vyčkávacích stavů do cyklu sběrnice procesoru, a to pro vyrovnání žasových rozdílů, tra k syrobropizací

časových rozdílů, tzn. k synchronizaci. Je-li tedy požadován jeden nebo několik vyčkávacích stavů pro správnou činnost CPJ, pak je nutno přemístit propojovací spojku (jumper) z pozice J27 (žádný vyčkávací stav) na některou z dalších pozic (J34), lišících se od sebe vždy o jeden vyčkávací stav. Tak je možno zavést až sedm vyčkávacích stavů v každém cyklu sběrnice [6]. Posuvný registr 74LS164 je přes hradlo H<sub>1</sub> nulován při každém cyklu čtení, zápisu nebo přerušení, načež je uvolněn při začátku následujícího cyklu, kdy je vstup CLR neaktivní. Tehdy se registrem začne posouvat jedničkový impuls, až se objeví na vývodu Q<sub>i</sub> propojeného spojkou se vstupem RDY<sub>1</sub> obvodu 8284. Tím je vyvolán signál READY, řídicí činnost procesoru 8086

#### 8288 — řadič sběrnice

Řadič sběrnice 8288 je dvacetivývodový bipolární obvod, určený výrobcem k použití v rozsáhlejších mikropočítačových systémech, kde zprostředkovává styk a spojení mezi vlastním procesorem a řídicí sběrnicí. Dekóduje stavové signály So, S1 a S2 procesoru (v max. způsobu — viz dále) a generuje povely a řídicí signály v budicích úrovních se zatížitelností potřebnou pro bipolární obvody. Některé z jeho výstupních signálů, jako např. řízení čtení v/v (IORC), řízení zápisu do paměti (MRDC), řízení zápisu do paměti (MWTC) či řízení zápisu do obvodů v/v (IOWC) jsou tedy určeny pro systémovou sběrnici, zatímco jiné — např. ALE či DEN — pro stykové obvody typu 8282/3, 8286/7 a jiné. Řadič obsahuje též další vstupy, což je znázorněno

schematicky na jeho struktuře spolu s tvarem jeho pouzdra a označením vývodů na obr. 8.

Napěťovou úrovní vývodu IOB lze modifikovat funkci řadiče pro užití se systémovou sběrnicí typu multi-master system bus a oddělenou sběrnicí v/v.

#### Označení a funkce jednotlivých vývodů

IOB (input/output bus mode) — vstup, určující — při úrovni H — práci řadiče v modu v/v (vstupně-výstupní) sběrnice. Je-li na vstupu IOB úroveň L (IOB = 0), pak pracuje řadič 8288 v módu systémové sběrnice.

CLK (Clock) — vstup hodinového taktu, zajišťujícího synchronizované generování povelových a řídicích signálů.  $\overline{S}_0$ ,  $\overline{S}_1$ ,  $\overline{S}_2$  (status input pins) — vstupy stavových signálů, přicházejících z procesoru 8086/8088 či 8089, jež řadič dekóduje. Na základě jejich údajů vydává řadič ve vhodný čas povely, popsané v tab. 3.

Tab. 3. Generování povelů 8288 v závislosti na stavových linkách  $S_0$  až  $S_2$  procesoru

Ī5₂	Ī,	S	Stav procesoru	Povel 8288
0	0	0	potvrzení přerušení	INTA
0	0	1	čtení brány v/v	IORC
0	1	0	zápis brány v/v	IOWC,
ì				ATOWC
0	1	1	zastavení (halt)	žádný
1	0	0	zachycení (čtení)	MRDC
Ì			instrukce	
1	0	1	čtení paměti	MRDC
1	1	0	zápis do paměti	MWTC,
				AMWC
1	1	1	pasívní	žádný


DT/R (data transmit-receive) — výstup, jehož signálem je určen směr toku dat obousměrnými zesilovači datové sběrnice. Jedničkovou úrovní je dáno vysílání (tzn. zápis do obvodů v/v či paměti), nulovou pak příjem dat (= čtení) mikroprocesorem.


ALE (address latch enable) — výstup, jehož signálem o jedničkové úrovni je ukládána adresa do adresových střadačů (latches), přičemž zápis nastává se sestupnou hranou. ALE je určen pro použití se střádači typu D, řízených sestupnou hranou.

AEN (address enable) — vstup, aktivní v nule, uvolňující výstupy povelů řadiče nejméně 105 ns po nastavení do aktivního stavu. Přechodem do neaktivního stavu okamžitě převádí budiče povelů (výstupy) do stavu s velkou impedancí. AEN neovlivňuje povelové linky v/v, je-li 8288 v módu sběrnice v/v, tzn. při úrovni IOB = H.

MRDC (memory read command)

— výstup, aktivní v nule, přikazující





Obr. 8. Pouzdro a vývody řadiče 8288

paměti vyslat data na datovou sběr-

AMWC (advanced memory write command) — výstup, aktivní v nule, vysílající předsunutý povel k zápisu do paměti s předstihem ve strojním cyklu (proti MWTC), aby paměť obdržela informaci o povelu zápisu včas.

MWTC (memory write command)

— výstup, aktivní v nule, přikazující
paměti převzít data přítomná na
datové sběrnici.

IOWC (input-output write command) — výstup, aktivní v nule, přikazující zařízení v/v převzít data z datové sběrnice.

Alowc (advanced I/O write command)

— výstup, aktivní v nule, vysílající předsunutý povel k zápisu do zařízení v/v s předstihem ve strojním cyklu oproti IOWC, aby zařízení v/v bylo včas informováno o povelu zápisu. Jeho časování je stejné jako u povelu čtení. Alowc, AMWC se používají při práci s rozsáhlou datovou sběrnicí, kde předstih kompenzuje zpoždění způsobené nadměrnou zátěží spojů [12], [52].

ORC (input-output read command)

— výstup, aktivní v nule, vyzývající
svým signálem zařízení v/v k vyslání
dat na datovou sběrnici (jedná se

o povel čtení v/v).

INTA (interrupt acknowledge) — výstup, aktivní v nule, potvrzující požadavek na přerušení a sdělující přerušujícímu zařízení, že má vyslat vektor přerušení na datovou sběrnici.

Tab. 4. Steinosměrné parametry 8288

Vstupní záchytné napětí, $U_{\rm C}$ (1), $I_{\rm C} = -5$ mA	≨ —1 V.
Napájecí proud /cc	≦ 230 mA.
Vstupní proud v propustném směru, $I_F$ (1), $U_F$ = 0,45 V	≦ <b></b> 0,7 mA.
Vstupní proud v závěrném směru, $I_{\rm R}, U_{\rm R} = U_{\rm CC}$	≦ 50 μA.
Výstupní nap. dolní úrovně povelových (ovládacích) výstupů, $U_{\rm OL}$ , $I_{\rm OL}=32$ mA	≦ 0,5 V.
Výstupní napětí dolní úrovně řídicích výstupů, $U_{OL}$ , $I_{OL} = 16$ mA	≦ 0,5 V
Výstupní nap. horní úrovně povelových (ovládacích)	
výstupů $U_{OH}$ , $I_{OH} = -5 \text{ mA}$	≧ 2,4 V.
Výstupní nap. horní úrovně řídicích výstupů $U_{OH}$ , $I_{OH} = -1$ mA	≥ 2,4 V.
Vstupní napětí dolní úrovně U <sub>IL</sub>	≦ 0,8 V.
Vstupní napětí horní úrovně U <sub>IH</sub>	≧ 2,0 V.
Výstupní spínací proud I <sub>OFF</sub> , U <sub>OFF</sub> = 0,4 až 5,25 V	≦ 100 μA.

#### Dynamické parametry

Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ $\leq 20 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$	Dynamore parametry	
Šiřka hodinových impulsů na dolní úrovni, tCLCH       ≥ 66 ns.         Šiřka hodinových impulsů na horní úrovni, tchch       ≥ 40 ns.         Doba předstihu aktivní hrany vstupů S₀, S₁, S₂ před čelem hodinového impulsu, t₅vch       ≥ 65 ns.         Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, t₅vch       ≥ 55 ns.         Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t₀ch       ≥ 55 ns.         Doba předsahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, tolk       ≥ 55 ns.         Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, tolk       ≥ 10 ns.         Zpoždění aktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, tolk       ≥ 10 ns.         Zpoždění aktivní hrany signálu ALE a MCE oproti čelu hodinového impulsu, tolk       ≥ 15 ns.         Zpoždění neaktivní hrany signálu ALE a MCE oproti čelu hodinového impulsu, tolk       ≥ 15 ns.         Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, tolk       ≥ 15 ns.         Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, tolk       ≥ 15 ns.         Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, tolk       ≥ 15 ns.         Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, tolk       ≥ 30 ns.         Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, tolk       ≥ 30 ns.		
Sířka hodinových impulsů na horní úrovní, t <sub>CHCL</sub> Doba předstihu aktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> před čelem hodinového impulsu, t <sub>SHCL</sub> Doba předstihu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> po čelu hodinového impulsu, t <sub>SHCL</sub> Doba předstihu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> před týlem hodinového impulsu, t <sub>SHCL</sub> Doba předstihu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> po týlu hodinového impulsu, t <sub>CLSH</sub> Časové odezvy (2)  Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>CVNV</sub> Zpoždění aktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CVNV</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLMC</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hrané signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , t <sub>SVLH</sub> , t <sub>SVMCH</sub> Zpoždění aktivní hrany signálu OT/R oproti čelu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálu oT/R oproti čelu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDT</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDT</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDT</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDT</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CELNV</sub> Doba vybavení ovládacích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CELNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CELNV</sub> Doba vybavení ovládacích výstupů DEN a PDEN od vybavovacího vstupu Stolu vstupů CEN, t <sub>CELNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CELNV</sub>	Perioda cyklu hodinového signálu, t <sub>CLCL</sub>	_
Doba předstihu aktivní hrany vstupů S₀, S₁, S₂ před čelem hodinového impulsu, t <sub>SVCH</sub> Doba přesahu aktivní hrany vstupů S₀, S₁, S₂ po čelu hodinového impulsu, t <sub>SHCL</sub> Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ po čelu hodinového impulsu, t <sub>SHCL</sub> Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t <sub>CLSH</sub> Casové odezvy (2) Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>CVNX</sub> Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CLINH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLINH</sub> , t <sub>SVMCH</sub> Zpoždění neaktivní hrany signálu ALE a MCE oproti aktivní hrany signálu ALE a MCE oproti aktivní hrany signálu ALE a MCE oproti čelu hodinového impulsu, t <sub>CLIM</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CLIM</sub> Zpoždění neaktivní hrany signálu ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní vrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHIM</sub> Zpoždění vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu CEN, t <sub>CENNV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu ČEN, t <sub>CELIH</sub> ≤ 10 ns.  ≥ 10 ns.  ≥ 10 ns.  ≥ 10 ns.  ≥ 15 ns.  10 ns ≤ t <sub>CLIM</sub> ≤ 35 ns.  10 ns ≤ t <sub>CLIM</sub> ≤ 35 ns.  10 ns ≤ t <sub>CLIM</sub> ≤ 30 ns.  ≥ 40 ns.  ≥ 40 ns.  ≥ 40 ns.  ≥ 40 ns.		
Doba přesahu aktivní hrany vstupů S₀, S₁, S₂ po čelu hodinového impulsu, t₃HCL Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, t₃HCL Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, t₃HCL Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t₀LSH Casové odezvy (2) Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t₀VNV Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, tolku Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t₀LHL Zpoždění neaktivní hrany signálu ALE a MCE oproti aktivní hrany signálu S₀, S₁, S₂, t₅VL, t₅VMCH Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t₀LHL Zpoždění neaktivní hrany signálu ovládacích výstupů oproti týlu hodinového impulsu, t₀LHL Zpoždění neaktivní hrany signálu OT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu OT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t₀LHCL Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, tohotny signálu DT/R oproti čelu hodinového impulsu, tohotny vstupů od vybavovacího vstupu AEN, t₄ELCH Doba vybavení ovládacích výstupů od vybavovacího vstupu ČEN, t₀ELFW Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu ČEN, t₀ELFW Doba vybavení ovládacích výstupů od vybavovacího vstupu ČEN, t₀ELFW Doba vybavení ovládacích výstupů od vybavovacího vstupu ČEN, t₀ELFW Doba vybavení ovládacích výstupů od vybavovací	Šířka hodinových impulsů na horní úrovni, t <sub>chcl</sub>	≧ 40 ns.
Doba přesahu aktivní hrany vstupů S₀, S₁, S₂ po čelu hodinového impulsu, t₅HCL Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, t₅HCL Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t <sub>CLSH</sub> Casové odezvy (2) Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>CVNV</sub> Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CUNV</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLLH</sub> , t <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hrané signálu S₀, S₁, S₂, t₅vLH, t₅vMCH Zpoždění neaktivní hrany signálu ALE a MCE oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CLMH</sub> ≥ 30 ns.  ≥ 50 ns.  10 ns ≤ t <sub>CUNV</sub> ≤ 45 ns.  10 ns ≤ t <sub>CUML</sub> ≤ 35 ns.  10 ns ≤ t <sub>CLML</sub> ≤ 35 ns.  10 ns ≤ t <sub>CUM</sub> ≤ 20 ns.	Doba předstihu aktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> před čelem	
hodinového impulsu, <i>t</i> <sub>SHCL</sub> Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, <i>t</i> <sub>SHCL</sub> Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, <i>t</i> <sub>CLSH</sub> <i>Casové odezvy (2)</i> Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, <i>t</i> <sub>CVNX</sub> Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, <i>t</i> <sub>CUNX</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, <i>t</i> <sub>CLILH</sub> , <i>t</i> <sub>CLICH</sub> Zpoždění neaktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S₀, S₁, S₂, <i>t</i> <sub>SVLH</sub> , <i>t</i> <sub>SVMCH</sub> Zpoždění neaktivní hrany signálů ALE oproti čelu hodinového impulsu, <i>t</i> <sub>CLILL</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLIM</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLIM</sub> Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, <i>t</i> <sub>AELCY</sub> Doba vybavení vybavení ovládacích výstupů oproti vybavo- vacímu vstupu AEN, <i>t</i> <sub>AELCY</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEUNN</sub>	• • • • • • • • • • • • • • • • • • • •	≧ 65 ns.
Doba předstihu neaktivní hrany vstupů S₀, S₁, S₂ před týlem hodinového impulsu, t₅HCL Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t <sub>CLSH</sub> Zasové odezvy (2) Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>CVNV</sub> Zpoždění aktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CVNX</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLHH</sub> , t <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hrany signálu S₀, S₁, S₂, t₅VLH, t₅VMCH Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTH</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCY</sub> Doba zpoždění vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCY</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEUNV</sub>	Doba přesahu aktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> po čelu	
hodinového impulsu, <i>t</i> <sub>SHCL</sub> Doba přesahu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> po týlu hodinového impulsu, <i>t</i> <sub>CLSH</sub> <i>Časové odezvy (2)</i> Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, <i>t</i> <sub>CVNV</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, <i>t</i> <sub>CLLH</sub> , <i>t</i> <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , <i>t</i> <sub>SVLH</sub> , <i>t</i> <sub>SVMCH</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, <i>t</i> <sub>CLLL</sub> Zpoždění neaktivní hrany signálu ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLMH</sub> Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> ≤ 30 ns.  ≤ 40 ns.  105 ns ≤ <i>t</i> <sub>CLML</sub> ≤ 275 ns.	hodinového impulsu, $t_{ exttt{SHCL}}$	≧ 10 ns.
Doba přesahu neaktivní hrany vstupů S₀, S₁, S₂ po týlu hodinového impulsu, t₀lsh Casové odezvy (2)  Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t₀vnv  Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t₀lh, t₀lk, tolkh ladinového impulsu, tolkh ladin	Doba předstihu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> před týlem	
hodinového impulsu, t <sub>CLSH</sub> Ĉasové odezvy (2)  Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>CVNV</sub> Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CLNN</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLLH</sub> , t <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu So, S₁, S₂, t <sub>SVLH</sub> , t <sub>SVMCH</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CHLL</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, t <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTL</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEURN</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEURN</sub> S 10 ns.  10 ns ≤ t <sub>CUNU</sub> ≤ 15 ns.  10 ns ≤ t <sub>CLML</sub> ≤ 35 ns.  10 ns ≤ t <sub>CLML</sub> ≤ 35 ns.  10 ns ≤ t <sub>CLML</sub> ≤ 30 ns.  10 ns ≤ t <sub>CLML</sub> ≤ 30 ns.  20 ns.	hodinového impulsu, t <sub>SHCL</sub>	≧ 55 ns.
Casové odezvy (2)       Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, t <sub>cvsv</sub> 5 ns ≤ t <sub>cvnv</sub> ≤ 45 ns.         Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>cvnx</sub> 10 ns ≤ t <sub>cvnx</sub> ≤ 45 ns.         Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>cl.mt</sub> , t <sub>svmch</sub> ≤ 15 ns.         Zpoždění aktivní hrany signálu ALE a MCE oproti čelu hodinového impulsu, t <sub>cl.mt</sub> .       ≤ 15 ns.         Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>cl.mt</sub> .       ≤ 15 ns.         Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>cl.mt</sub> .       10 ns ≤ t <sub>cl.mt</sub> ≤ 35 ns.         Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>chott</sub> .       10 ns ≤ t <sub>cl.mt</sub> ≤ 35 ns.         Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>chott</sub> .       ≤ 50 ns.         Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>chott</sub> .       ≤ 30 ns.         Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCV</sub> ≤ 40 ns.         Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu AEN, t <sub>AELCV</sub> ≤ 40 ns.         Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>cevnv</sub> ≤ 20 ns.         Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>cevnv</sub> ≤ 20 ns.	Doba přesahu neaktivní hrany vstupů S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> po týlu	
Zpoždění aktivní hrany signálu DEN a PDEN oproti čelu hodinového impulsu, $t_{\text{CVNV}}$ Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, $t_{\text{CVNX}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ , $t_{\text{CLMCH}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S₀, S₁, S₂, $t_{\text{SVLH}}$ , $t_{\text{SVMCH}}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu ≤ 20 ns.  Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CENNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CENNV}}$	hodinového impulsu, t <sub>CLSH</sub>	≦ 10 ns.
hodinového impulsu, $t_{\text{CVNV}}$ Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, $t_{\text{CVNX}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, $t_{\text{CLLH}}$ , $t_{\text{CLMCH}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , $t_{\text{SVLH}}$ , $t_{\text{SVMCH}}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, $t_{\text{CLMH}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CLMT}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$		
Zpoždění neaktivní hrany signálu DEN a PDEN za týlem hodinového impulsu, t <sub>CVNX</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, t <sub>CLLH</sub> , t <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , t <sub>SVLH</sub> , t <sub>SVMCH</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, t <sub>CHLL</sub> Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, t <sub>CLMH</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, t <sub>CHDTH</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCH</sub> Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CEVNV</sub>		
hodinového impulsu, $t_{\text{CVNX}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ $t_{\text{CLMCH}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , $t_{\text{SVLH}}$ , $t_{\text{SVMCH}}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění aktivní hrany signálu ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění vipavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CENNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CENNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CENNV}}$	,	$5 \text{ ns} \leq t_{CVNV} \leq 45 \text{ ns}.$
Zpoždění aktivní hrany signálu ALE a MCE oproti týlu hodinového impulsu, $t_{\text{CLLH}}$ , $t_{\text{CLMCH}}$ Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , $t_{\text{SVLH}}$ , $t_{\text{SVMCH}}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba zpoždění vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCV}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CENNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CENNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHMH}} \leq 35 \text{ ns.}$ 10 ns ≤ $t_{\text{CLML}} \leq 35 \text{ ns.}$ 2 an ns.  2 oproti čelu hodinového impulsu, $t_{\text{CHMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CHMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 \text{ ns.}$ 2 oproti čelu hodinového impulsu, $t_{\text{CLMH}} \leq 30 $		40 45
hodinového impulsu, <i>t</i> <sub>CLLH</sub> , <i>t</i> <sub>CLMCH</sub> Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu S <sub>0</sub> , S <sub>1</sub> , S <sub>2</sub> , <i>t</i> <sub>SVLH</sub> , <i>t</i> <sub>SVMCH</sub> Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, <i>t</i> <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLML</sub> Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, <i>t</i> <sub>CLMH</sub> Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTL</sub> Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, <i>t</i> <sub>CHDTH</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, <i>t</i> <sub>AELCH</sub> Doba zpoždění vybavení ovládacích výstupů od vybavovacího vstupu AEN, <i>t</i> <sub>AELCV</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, <i>t</i> <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, <i>t</i> <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, <i>t</i> <sub>CELRH</sub> ≤ 15 ns.  ≤ 15 ns.  10 ns ≤ <i>t</i> <sub>CLML</sub> ≤ 35 ns.  10 ns ≤ <i>t</i> <sub>CLML</sub> ≤ 35 ns.  2 30 ns.  5 30 ns.  5 40 ns.  5 20 ns.	· ·	10 ns ≦ r <sub>CVNX</sub> ≦ 45 ns
Zpoždění aktivní hrany signálu ALE a MCE oproti aktivní hraně signálu $S_0$ , $S_1$ , $S_2$ , $t_{SVLH}$ , $t_{SVMCH}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{CLML}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{CLML}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{CLMH}$ Zpoždění aktivní hrany signálů DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{AELCH}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{AELCV}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{AELCV}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{CENNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{CENNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{CELRH}$		< 15 no
hraně signálu $S_0$ , $S_1$ , $S_2$ , $t_{SVLH}$ , $t_{SVMCH}$ Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{CHLL}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{CLML}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{CLMH}$ Zpoždění aktivní hrany signálů DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Zpoždění neaktivní hrany signálů DT/R oproti čelu hodinového impulsu, $t_{CHDTL}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{AELCH}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{AELCV}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{AELCV}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{CENNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{CENNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{CENNV}$		≥ 15 115.
Zpoždění neaktivní hrany signálu ALE oproti čelu hodinového impulsu, $t_{\rm CHLL}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\rm CLML}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\rm CLMH}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\rm AELCH}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\rm AEHCZ}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\rm AELCV}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\rm CEVNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\rm CEVNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\rm CELRH}$		< 15 ne
hodinového impulsu, $t_{\rm CHLL}$ Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\rm CLML}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\rm CLMH}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\rm CHDTL}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\rm AELCH}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\rm AEHCZ}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\rm AELCV}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\rm CEVNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\rm CEVNV}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\rm CELRH}$		≧ 15 115.
Zpoždění aktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ 35 ns. Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ 2poždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ 2poždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ 230 ns. Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ 240 ns. Doba ukončení vybavení ovládacích výstupů oproti vybavovacího vstupu AEN, $t_{\text{AELCV}}$ 20 ns. Doba zpoždění vybavení ovládacích výstupů oproti vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ 20 ns. Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ 20 ns. $t_{\text{CENLH}}$ 20 ns. $t_{\text{CELML}}$ 20 ns.		< 15 ns.
hodinového impulsu, $t_{\text{CLML}}$ Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CLMTL}}$ $\leq 50 \text{ ns.}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ $\leq 50 \text{ ns.}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ $\leq 30 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ $\leq 20 \text{ ns.}$		= 10 1101
Zpoždění neaktivní hrany signálů ovládacích výstupů oproti týlu hodinového impulsu, $t_{\text{CLMH}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ $\leq 50 \text{ ns.}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ $\leq 30 \text{ ns.}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ $\leq 30 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq 20 \text{ ns.}$		10 ns < t <sub>CLML</sub> ≤ 35 ns.
hodinového impulsu, $t_{\text{CLMH}}$ Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$	• • • • • • • • • • • • • • • • • • • •	TO THE E CEMIC E TO THE
Zpoždění aktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTL}}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$		10 ns $\leq t_{CLMH} \leq$ 35 ns.
hodinového impulsu, $t_{\text{CHDTL}}$ $\leq 50 \text{ ns.}$ Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{CHDTH}}$ $\leq 30 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq 20 \text{ ns.}$	• ==::::	_ OLMIN _
Zpoždění neaktivní hrany signálu DT/R oproti čelu hodinového impulsu, $t_{\text{ChDTH}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$		≤ 50 ns.
nodinového impulsu, $t_{\text{CHDTH}}$ $\leq 30 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AELCH}}$ Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq 40 \text{ ns.}$ 105 ns $\leq t_{\text{AELCV}} \leq 275 \text{ ns.}$	· · · · · · · · · · · · · · · · · · ·	_
Doba vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AELCH</sub> Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AEHCZ</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavo- vacímu vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CELRH</sub> ≤ 40 ns.  105 ns ≤ t <sub>AELCV</sub> ≤ 275 ns.  ≤ 20 ns.  ≤ t <sub>CLML</sub> .		<u>≤</u> 30 ns.
AEN, t <sub>AELCH</sub> Doba ukončení vybavení ovládacích výstupů od vybavovacího vstupu AEN, t <sub>AEHCZ</sub> Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CELRH</sub> ≤ 40 ns.  ≤ 40 ns.  105 ns ≤ t <sub>AELCV</sub> ≤ 275 ns.  ≤ 20 ns.		
vstupu AEN, $t_{\text{AEHCZ}}$ Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq 40 \text{ ns.}$ 105 ns $\leq t_{\text{AELCV}} \leq 275 \text{ ns.}$ $\leq 20 \text{ ns.}$	AEN, t <sub>AELCH</sub>	≦ 40 ns.
Doba zpoždění vybavení ovládacích výstupů oproti vybavovacímu vstupu AEN, t <sub>AELCV</sub> Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, t <sub>CEVNV</sub> Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, t <sub>CELRH</sub> ≤ t <sub>CLML</sub>	Doba ukončení vybavení ovládacích výstupů od vybavovacího	
vacímu vstupu AEN, $t_{\text{AELCV}}$ Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq t_{\text{CLML}}$	vstupu AEN, t <sub>AEHCZ</sub>	≦ 40 ns.
Doba vybavení řídicích výstupů DEN a PDEN od vybavovacího vstupu CEN, $t_{\text{CEVNV}}$ $\leq 20 \text{ ns.}$ Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$	Doba zpoždění vybavení ovládacích výstupů oproti vybavo-	
$\begin{array}{lll} \text{vstupu CEN, } t_{\text{CEVNV}} & & \leq 20 \text{ ns.} \\ \text{Doba vybavení ovládacích výstupů od vybavovacího} & & \\ \text{vstupu CEN, } t_{\text{CELRH}} & & \leq t_{\text{CLML}}. \end{array}$	vacímu vstupu AEN, t <sub>AELCV</sub>	$105 \text{ ns} \leq t_{AELCV} \leq 275 \text{ ns}$
$\begin{array}{lll} \text{vstupu CEN, } t_{\text{CEVNV}} & & \leq 20 \text{ ns.} \\ \text{Doba vybavení ovládacích výstupů od vybavovacího} & & \\ \text{vstupu CEN, } t_{\text{CELRH}} & & \leq t_{\text{CLML}}. \end{array}$	Date of the control o	
Doba vybavení ovládacích výstupů od vybavovacího vstupu CEN, $t_{\text{CELRH}}$ $\leq t_{\text{CLML}}$		< 20 ns
vstupu CEN, $t_{\text{CELRH}}$ $\leq t_{\text{CLML}}$	1	≥ 20113.
		≤ tcimi.
OFN (		= CLML

CEN (command enable) - vstup, aktivní v jedničce, uvolňující všechny povelové výstupy. Je-li ČEN = L, pak povelové výstupy včetně DEN a PDEN jsou neaktivní.

DEN (data enable) - výstup, aktivní jedničce, využívaný k uvolnění budičů sběrnic buď na místní či systémovou datovou sběrnici.

MCE/PDEN (master cascade enable peripheral data enable) – výstup

s dvojí funkcí:

MCE (IOB uzemněn) - uvolnění kaskádní adresy, nastává během posloupnosti přerušení a slouží ke čtení kaskádní adresy z nadřízeného řadiče priorit přerušení (PIC) na datovou sběrnici. Signál MCE je aktivní v jedničce. Výstup MCE se používá během přerušovací sekvence u složitých přerušovacích systémů, kdy je uplatněno kaskádní spojení několika

řadičů přerušení 8259A. Tehdy MCE řídí čtení tzv. kaskádní adresy z nadřízeného PIC na datovou sběrnici

PDEN (IOB=H) - uvolnění dat periférie, uvolňuje budiče datové sběrnice pro sběrnici v/v během instrukcí v/v. Realizuje stejnou funkci pro sběrnici v/v jako DEN pro sběrnici systémovou. PDEN je aktivní v nule.

U<sub>CC</sub> — napájecí napětí +5 V. GND (ground) — "zem" obvodu (0 V).

#### Funkční popis

Logika povelů dekóduje tři stavové vstupní linky  $\overline{S}_0$ ,  $\overline{S}_1$  a  $\overline{S}_2$ ; jejich tříbitovou skladbou je tedy určen jeden z osmi možných povelů, jenž je následně vyslán. Přehled stavů (a jejich jednotlivé významy) je v tab. 3.

Povely řadiče sběrnice 8288 mohou být vysílány jedním z dvou možných

způsobů, a to v závislosti na nastavení funkce vstupu IOB:

způsob sběrnice v/v — řadič 8288 se nachází ve způsobu (módu) sběrnice v/v, jestliže jeho vstup IOB má jed-ničkovou úroveň. V tomto způsobu jsou všechny linky v/v (IORC, IOWC, AIOWC, INTA) trvale uvolněny, tzn. nejsou závislé na AEN. Způsob se používá zejména při součinnosti se stykovým procesorem 8089, jenž umožňuje vytvořit speciální sběrnice vstupně-výstupní.

Po zahájení vstupně-výstupní akce mikroprocesorem použije řadič 8288 signál PDEN k výběru budičů vstupněvýstupní sběrnice a signál DT/R k jejich orientaci. Způsob umožňuje řadiči 8288 řídit dvě externí sběrnice a je výhodný v případech, kdy v multiprocesorovém systému existují vstupy-výstupy nebo periferní obvody vyhrazené jen pro jeden procesor.

Způsob systémové sběrnice je používán, je-li v systému jen jedna externí sběrnice sdílená několika procesory pro styk s pamětí i vstupy-výstupy. Vstup IOB řadiče 8288 je na nulové úrovni a povelové signály se generují se zpožděním nejméně 105 ns po aktivaci AEN (= O), jímž rozhodovací logika informuje 8288 o přidělení systémové sběrnice.


Předsunuté povely zápisu umožňůjí iniciovat procedury v časnější fázi strojového cyklu. Tyto signály mohou být použity pro zabezpečení procesoru před vstupem do zbytečného čekacího před vstupem do zbytecného čekáčino stavu. Povelové výstupní signály jsou: MRDC — čtení paměti, MWTC — zápis do paměti, IORC — čtení v/v, IOWC — zápis v/v, AMWC — předsunutý povel zápisu paměti, AIOWC — předsunutý povel zápisu v/v, INTA — potvrzení

Ükolem signálu INTA je informovat přerušující zařízení, že jeho žádost o přerušení byla potvrzena a že tedy má vyslat vektor přerušení na datovou sběrnici.

Řídicími výstupy obvodu 8288 jsou uvolnění dat DEN, vysílání-příjem dat DT/R a uvolnění kaskádní <u>adresy</u> uvolnění periferních dat MCE/PDEN. DEN určuje, kdy se vlastně propojí datová sběrnice na místní sběrnici a DT/R rozhoduje o směru přenosu dat. Tyto dva signály vedou obvykle k vývodům výběru CS a směru dat zesilovačů/budičů sběrnice, viz obr. 10.

Výstup MCE/PDEN mění funkci podle módu řadiče 8288, určeného úrovní na vstupu IOB. Signál MCE se používá během cyklu potvrzení přerušení, jestliže ovšem je řadič 8288 v módu systémové sběrnice (IOB = 0). Během každé posloupnosti přerušení se vyskytují dva po sobě idoucí cykly potvrzení přerušení, přičemž při prvním nejsou přenášená data či adresy; MCE je příslušnou logikou maskován. Teprve před druhým cyklem začíná signál MCE uvolňovat/vysílat kaskádní adresu nadřízeného řadiče priorit přerušení PIC na místní sběrnici procesoru, kde je signálem ALE zapsána do adresových střadačů. Na čelní hranu druhého cyklu přerušení naadresovaný podřízený PIC vysílá vektor přerušení na systémovou adresu, kde je přečtena procesorem

Jestliže obsahuje systém pouze jeden PIC, signál MCE není použit. V tomto případě druhý signál INTA



Obr. 9. Časové diagramy jednotlivých signálů řadiče 8288

CELRH

CELRH!

vysílá přerušovací vektor na sběrnici.

Signál ALE nastává během každého strojního cyklu a slouží k zápisu běžné adresy do adresových střadačů. ALE může posloužit i pro uložení obsahu stavových linek  $\overline{S}_0$  až  $\overline{S}_2$  do střadače pro dekódování stavu zastavení HALT.

Vstup uvolnění povelů CEN působí jako kvalifikátor; má-li jedničkovou úroveň, jsou povelové výstupy řadiče 8288 aktivní. Má-li však nulovou úroveň, jsou všechny tyto výstupy neaktivní. Této vlastnosti lze využít zejména v systémech se dvěma či několika řadiči 8288, z nichž může být v činnosti vždy jen jeden.

Na obr. 9 je časový diagram průběhů uvedených signálů. Na obr. 10 je schéma připojení řadiče 8288 k mikroprocesoru 8086/8088, pracujícího v maximálním způsobu.

#### 8282/8283 — osmibitové střadače

Integrované obvody 8282 a 8283 jsou osmibitové bipolární střadače s třístavovými výstupy. Používají se jako střadače, oddělovače či pro vytvoření multiplexerů. Obvod 8283 invertuje vstupní data na svých výstupech; obvod 8283 tak nečiní - ponechává je v původním tvaru. Obvody jsou ve dvacetivývodových pouzdrech DIL. Mají velkou zatížitelnost výstupů, navrženou pro dostatečné buzení sběrnic (32 mA). Při přechodu do stavu či ze stavu velké impedance nevytvářejí šumový signál.

Obr. 11. Pouzdra obvodů 8288 a 8283 a jejich

vnitřní struktura

٥ÕF

Data nacházející se na vstupech Dlo až Dl7 jsou uložena do datových střadačů vzorkovacím impulsem na vstupu STB, a to jeho týlovou hranou, tzn. při přechodu z úrovně H na úroveň L. Jestliže je vstup STB ponechán v aktivní úrovni H, pak jsou střadače průchozí. Data z datových střadačů se objeví na datových výstupech DOo až DO7 (u 8282) jako neinvertovaná, či DO<sub>0</sub> až DO<sub>7</sub> (u 8283) jako invertovaná, ovšem při aktivním vstupu OE. Je-li přivedena na uvolňovací vstupy OE úroveň H, přejdou pak datové výstupy do stavu velké impedance. Vzorkování dat do střada<u>čů</u> však není závislé na úrovni vstupu OE.

Zapojení obou obvodů a označení vývodů pouzder je na obr. 11. Na obr. 10 je použití dvojice neinvertujících obvodů 8282 ve funkci oddělovačů adresy z multiplexované lokální sběrnice mikroprocesoru 8086. Všimněme si, že zde je uvolňovací vstup OE uzemněn střadače (jejichž data v daném případě tvoří horní a dolní slabika

#### Označení a funkce jednotlivých vývodů

napájení +5 V.

<u>S</u>,

S,

S,

28

18

15 CEN

STA

<del>OF</del>

11

ΔΜΙΧΙΟ

AIOWC

\_ INITA

adresa

16

data

DFN

DT/R

ALE

2023x

IORC IOWC

GND (ground) - ,,zem" (0 V). Dl<sub>0</sub> až Dl<sub>7</sub> (data input pins) — datové

vstupy. DO<sub>0</sub> až DO<sub>7</sub> (data output — datové vý-

stupy. Data se na výstupech objeví jen tehdy, je-li vstup OE aktivní.

DO<sub>0</sub> až DO<sub>7</sub> invertovaná data pouze u obvodu 8283.

STB (strobe) — vzorkovací vstup, aktivní v jedničce pro příjem dat. Ta jsou uložena do střadače týlem impulsu. Absolutní maximální údaje:

rozsah napájecího napětí Ucc: 4,5 V až 5,5 V

rozsah vstupního napětí U1: -1,0 V až 5.5 V


rozsah výstupního napětí Uo: -0,5 V až 7 V.

rozsah skladovacích teplot t<sub>skl</sub>: -65 °C až 125 °C rozsah pracovních teplot ta: 0°C až

70 °C mezních údajů způsobit trvalé poškození integrovaného obvodu.

#### 8286/8287 - osmibitové obousměrné zesilovače, budiče sběrnic

Integrované obvody 8286 a 8287 jsou bipolární osmibitové obousměrné budicí zesilovače sběrnic s třístavovými výstupy. Obvod 8286 zachovává fázi přenášených datových signálů, obvod 8287 signály invertuje. Používají se především ke zvětšení zatížitelnosti systémových sběrnic, pro oddělení dat z multiplexované lokální sběrnice, ja-



Obr. 12. Časová závislost signálů STB a ŌĒ na vstupech a výstupech

CEN

Tab. 5. Statické parametry 8282/83 ( $t_a = 0$  až 70 °C,  $U_{CC} = +5$  V  $\pm$  10 %)

	Parametr	N	lezní údaj	Podmínky měření	
		min.	max.		
Uc	záchytné napětí		<b>—1</b>	٧	$I_{\rm C} = -5  {\rm mA}.$
I <sub>cc</sub>	napájecí proud		160	mΑ	-
I <sub>F</sub>	vstupní proud		200	μА	$U_{\rm F} = 0.45  {\rm V}.$
I <sub>R</sub>	přední = I <sub>IL</sub> vstupní proud zpětný = I <sub>IH</sub>		50	μА	$U_{\rm R} = 5,25  \rm V.$
UoL	vstupní napětí L	1	0,45	V	$I_{OL} = 32 \text{ mA}.$
U <sub>OH</sub>	výstupní napětí H	2,4		V	$I_{OL} = 32 \text{ mA}.$ $I_{OH} = -5 \text{ mA}.$ $U_{OFF} = 0,45 \text{ V}.$
IOFF	výstupní proud při třetím stavu		± 50	μА	$U_{\rm OFF} = 0.45  \rm V.$
$U_{1L}$	vstupní napětí L		0,8	V	$U_{\rm CC} = 5.0  \rm V.$
U <sub>IH</sub>	vstupní napětí H	2,0		V	$U_{\rm CC} = 5.0 \text{ V}.$ $U_{\rm CC} = 5.0 \text{ V}.$
C <sub>in</sub>	vstupní kapacita		12	pF	f = 1  MHz, $t_a = 25 ^{\circ}\text{C}.$

Dynamické parametry ( $t_a = 0$  až 70 °C,  $U_{CC} = +5$  V  $\pm$  10 %)

	Parametr	Mezní min.	údaje max.		Podmínky měření
tivov	doba zpoždění signálu				
	průchodem 8283	5	22	ns	
,	8282	5	30	ns	
tsHOV	doba zpoždění signálu na				
	výstupu od přechodu				
	vstupu STB do úrovně H				$U_{z} = 1,5 \text{ V}.$
	8283	10	40		$C_{L} = 300 \text{ pF}.$
	8282	10	45	ns	$R_{L} = 180 \Omega.$
t <sub>EHOZ</sub>	doba pro uzavření výstupů				1
	z aktivního stavu	5	18	ns	
t <sub>ELOV</sub>	doba pro uvolnění výstupů				
	ze stavu velké impedance	10	30	ns	
tivsL	doba předstihu vstupu				1
	pro nastavení	0	5	ns	
t <sub>SLIX</sub>	doba přesahu vstupu				
	pro nastavení	25		ns	
tsHSL	doba vzorkovacího impulsu	15		ns	
tiliH	doba vstupního čela		20	ns	0,8 až 2,0 V.
t <sub>OLOH</sub>	doby výstupního čela		20	ns	0,8 až 2,0 V.
t <sub>IHIL</sub>	doba vstupního týlu		12	ns	2,0 až 0,8 V.
toHOL	doba výstupního týlu		12	ns	2,0 až 0,8 V.

Pozn.: Průběhy jednotlivých signálů i hlavní dynamické parametry jsou v grafu časování na obr. 12.

kož i pro zesílení některých řídicích signálů.

Obvody mají dvacetivývodové pouzdro DIL; vnitřní struktura obvodů a označení vývodů je na obr. 13. Z této struktury vyplývá, že směr přenosu dat je řízen vstupem T. Má-li ovšem k přenosu dat vůbec dojít, musí být obvod uvolněn signálem L na vstupu OE.

Je-li na vstupu T úroveň H, je směr přenosu ze vstupů A na výstupy B. Je-li na vstupu T úroveň L, pak vývody B<sub>i</sub> se stanou vstupy a data se přenášejí ze vstupů B na výstupy A. Nastavením uvolňovacího vstupu OE na úroveň H přejdou do stavu velké impedance ty výstupy, jejichž poloha je určena úrovní vstupu T.

Na obr. 10 je zapojení dvojice zesilovačů 8286, oddělujících datovou sběrnici od multiplexované lokální sběrnice mikroprocesoru 8086. Směr přenosu je řízen signálem DT/R z řadiče 8288, přiváděným na vstup T, uvolňování zesilovačů pak signálem DEN z řadiče.

#### Označení a funkce jednotlivých vývodů

U<sub>CC</sub>— napájení +5 V.

GND (ground) — "zem" pouzdra (0 V).

A0 až A7 (local bus data pins) —
vstupy—výstupy datové sběrnice pro
přenos dat z/do procesoru podle
úrovně vstupu T.

B0 až B7 (system bus data pins) — vývody pro systémovou datovou sběrnici, sloužící jako vstupy—výstupy pro přenos dat ze/do systémové sběrnice podle úrovně vstupu T.

OE (output enable) — vstup, aktivní v nule, uvolňující výstupy na sběrnici, zvolené signálem na vstupu T.

T (transmit) — vstup, řídící směr přenosu.

Absolutní maximální údaje:

rozsah vstupního napětí  $U_1$ : —1,0 až 5,5 V, rozsah výstupního napětí  $U_0$ : —0,5 až

7,0 V, rozsah skladovací teploty  $t_{\rm skl}$ : —65 až +125 °C,


rozsah pracovní teploty  $t_a$ : 0 °C až 70 °C

rozsah napájecího napětí  $U_{CC}$ : +4,5 V až +5,5 V,


Překročení mezních údajů může vést k trvalému poškození integrovaného obvodu.

#### 8086 — šestnáctibitový mikroprocesor


Integrovaný obvod VLSI typu 8086 představuje velmi výkonný šestnáctibitový mikroprocesor, jenž je zhotoven technologií HMOS (high density short channel MOS) na křemíkovém čipu o rozměrech 6,5 × 5,5 mm, obsahujících na 29 000 tranzistorů. Mikroprocesor je



Obr. 13. Pouzdra obvodů 8286, 8287 a jejich vnitřní struktura



Obr. 14. Časový diagram závislostí vstupních a výstupních signálů



Obr. 15. Pouzdro mikroprocesoru 8086 a označení jeho vývodů

ve čtyřicetivývodovém pouzdru DIL z keramiky nebo plastické hmoty; tvar pouzdra a označení funkcí vývodů je na obr. 15.

Mikroprocesor se vyznačuje možností přímého adresování paměti do 1 megaslabiky, jeho jazyk symbolických adres (asembler) je slučitelný s jazykem předcházejících osmibitových mikroprocesorů 8080/8085 (nikoli však šestnáctkový kód). Obsahuje soubor čtrnácti registrů po šestnácti bitech, má 24 způsobů adresování, je možná 8bitová a 16bitová dvojková či desítková aritmetika se znaménky či bezznaménková, včetně násobení a dělení. Hodi-

nový kmitočet je 5 MHz, ale též i 8 MHz (8086-2) nebo u novějších provedení 8086-1 dokonce 10 MHz. Operace mohou být bitové, po slabikách, slovech či blocích. Procesor má vlastnosti jak osmibitových, tak i šestnáctibitových mikroprocesorů. Adresuje paměť jako posloupnost osmibitových slabik, ale pro větší účinnost má šestnáct bitů širokou fyzickou sběrnici k paměti.

#### Označení a funkce jednotlivých vývodů

D<sub>0</sub> až AD<sub>15</sub> — třístavové vstupy/výstupy. Tvoří časově multitřístavové plexovou datovou sběrnici s částí . adresové sběrnice. Adresa se na linkách nachází v čase t1, data pak v časech  $t_2$ ,  $t_3$ ,  $t_W$  a  $t_4$ . Linka  $A_0$ , pracující analogicky k BHE, se využívá pro dolní slabiku datové sběrnice D0 až D7 při operacích s pamětí nebo obvody v/v. Má totiž nulovou úroveň v čase t<sub>1</sub>; proto se s ní realizuje výběr (CS) osmibitových zařízení.

Linky jsou aktivní v jedničce a přejdou do třetího stavu během potvrzení přerušení a potvrzení stavu hold

lokální sběrnice (viz dále). A 16/S3, A 17/S4, A 18/S5, A 19/S6 třístavové výstupy. Během času t jsou tyto linky/výstupy adresovými linkami nejvyššího řádu pro operace s pamětí. Avšak během operací v/v mají linky nulovou úroveň. Naproti tomu v časech  $t_2$ ,  $t_3$ ,  $t_{\rm W}$  a  $t_4$  jsou linky nositely stavové informace. Stav příznakového bitu S5 — indikátoru povolení přerušení — je aktualizován na začátku každého hodinového cyklu CLK. Stavové signály S3 a S4 jsou určeny pro zakódování segmentového registru, použitého k vytvoření fyzické adresy, a to následujícím způsobem:

#### S4 | S3 | segmentový registr

0	0	alternativní datový registr - ES
0	1	zásobník (stack) — SS
1	0	kódový či žádný — CS
1	1	datový — DS

S6 je trvale na nulové úrovni. Kód S3, S4 udává, který segmentový registr je právě použiť pro datový přístup.

Linky A16 až A19 jsou aktivní v jedničce přejdou do třetího stavu během potvrzení stavu hold místní sběrnice.

BHE/S7 (bush high enable) — třístavový výstup. V čase t<sub>1</sub> odblokovává data v horní polovině datové sběrnice D8 až D15; proto zařízení, připojené k této horní polovině sběrnice - např. skupina paměťových čipů — používá signálu BHE k realizaci výběru CS. BHE má nulovou úroveň v čase t, pro cykly čtení, psaní a potvrzení přerušení, kdy je přenášena slabika na horní část sběrnice. Stavová informace S7 je dostupná v čase  $t_2$ , t3, tw a t4.

Výstup přechází do třetího stavu při

potvrzení stavu hold.

RD (read) — třístavový výstup, aktivní v nule, indikující, že procesor realizuje cyklus čtení obvodů v/v nebo paměti závislosti na stavu vývodu S2. Signál je používán ke čtení ze zařízení připojených k místní sběrnici procesoru.  $\overrightarrow{RD}$  je aktivní během  $t_2$ ,  $t_3$ a tw libovolného cyklu čtení a je zaručeno, že zůstane neaktivní v  $t_2$ , má-li místní sběrnice velkou

Tab. 6. Statické parametry 8286/87 ( $t_a = 0$  až 70 °C,  $U_{CC} = +5$  V  $\pm$  10 %)

	Parametr	Mezní údaje			Podmínky	
		min.	max.		měření	
U <sub>c</sub>	záchytné napětí		1	V	$I_{\rm C} = -5  {\rm mA}.$	
I <sub>cc</sub>	napájecí proud					
	8287		130	mΑ		
١.	8286	l	160	mΑ		
1 <sub>F</sub>	vstupní proud	İ	200	mA	$U_{\rm F} = 0.45  \rm V.$	
1.	$přední = I_{IL}$				}	
/ <sub>R</sub>	vstupní proud		50	μА	$U_{\rm R} = 5,25  \rm V.$	
	$zpětný = I_{IH}$					
UOL	výstupní napětí L					
	výstupy B		-		$I_{OL} = 32 \text{ mA}.$	
	výstupy A		0,45	V	$I_{OL} = 16 \text{ mA}.$	
U <sub>OH</sub>	výstupní napětí H					
	výstupy B	2,4			$I_{OH} = -5 \text{ mA}.$	
	výstupy A	2,4		٧	$I_{OH} = -1 \text{ mA}.$	
UIL	vstupní napětí L					
	vstupy A	ļ	0,8		$U_{\rm cc}=5.0$ V.	
	vstupy B		0,9	٧	$U_{\rm CC} = 5.0  \rm V.$	
IOFF	výstupní proud					
	při třetím stavu		200	μΑ	při <i>U</i> <sub>OFF</sub> = 0,45 V.	
			50	μΑ	při <i>U</i> <sub>OFF</sub> = 5,25 V.	
$U_{IH}$	vstupní napětí H	2,0		٧	$U_{\rm CC} = 5.0 \text{ V}.$	
$C_{in}$	vstupní kapacita		12	рF	f = 1  MHz,	
1					t <sub>a</sub> = 25 °C,	
<u></u>					$U_{\rm CC} = 5.0 \text{ V}.$	

#### Dynamické parametry ( $t_a = 0$ až 70 °C, $U_{CC} = 5$ V $\pm$ 10 %)

	Parametr	min.	lezní údaj max.	е	Podmínky měření
t <sub>IVOV</sub>	doba zpoždění signálu průchodem				
	8286	5	30	ns	
•	8287	5	22	ns	pro výstupy A:
t <sub>EHOZ</sub>	doba pro uzavření výstupů				$U_{z} = 1,5 \text{ V},$
	z aktivního stavu	5	18	ns	$I_{OL} = 16 \text{ mA},$
					$I_{OH} = -1 \text{ mA},$
$t_{\sf ELOV}$	doba pro uvolnění výstupů ze	10	30	ns	$C_z = 100 \text{ pF};$
	stavu velké impedance				
$t_{EHTV}$	přesah změny úrovně na vstupu T				pro výstupy B:
	za náběžnou hranou signálu na	5		ns	$U_{\rm z} = 1.5  \rm V$ ,
_	vstupu OE				
t TVEL	předstih změny úrovně na vstupu T				$I_{\rm OL}=32~{\rm mA},$
	před sestupnou hranou signálu	10		ns	$I_{OH} = -5 \text{ mA},$
	na vstupu OE				$C_z = 300 \text{ pF}.$
$t_{ILIH}$	doba vstupního čela		20	ns	
$t_{OLOH}$	doba výstupního čela		20	ns	
$t_{\mathrm{IHIL}}$	doba vstupního týlu		12	ns	
$t_{OHOL}$	doba výstupního týlu		12	ns	

Pozn.: Průběhy jednotlivých signálů a hlavní dynamické parametry jsou v časovém diagramu na obr. 14.

impedanci. RD přejde do třetího stavu při "hold acknowledge".

READY (ready) - vstup, aktivní v jedničce. Signál RDY z paměti nebo obvodů v/v po synchronizaci generátorem taktu 8284A tvoří signál READY, jím potvrzuje adresované zařízení v/v či paměť, že dokončí přenos dat.

INTR (interrupt request) - vstup, aktivní v jedničce, jenž je vzorkován během posledního cyklu CLK každé instrukce k zjištění, nemá-li procesor realizovat přerušení. Obslužná rutina přerušení je adresována tabulkou vektorů přerušení, umístěnou v operační paměti.

Vstup může být vnitřně maskován programem, a to vynulováním bitu pro povolení přerušení. INTR je vnitřně synchronizován.

TEST – vstup, aktivní v nule, jenž je přezkušován instrukcí WAIT. Je-li TEST v aktivní úrovni, program pokračuje, jinak procesor čeká ve stavu nečinnosti. Vstup je vnitřně synchronizován během každého hodinového cyklu CLK (na jeho čelo).

NMI (non maskable interrupt) — vstup přerušení, nemaskovatelného spouštěného čelem impulsu. Vyvolané přerušení je 2. typu. Přerušovací rutina je adresována tabulkou vektorů přerušení, umístěnou v operační paměti; přerušení je zavedeno na konci běžné instrukce. Vstup je vnitřně synchronizován.

RESET (reset) — vstup, aktivní v jed-ničce, jenž způsobí, že procesor ukončí bezprostředně svoji činnost. Aby došlo k této iniciaci, musí být vstup RESET aktivní alespoň čtyři hodinové takty CLK. RESET po návratu do nuly startuje program od adresy FFFF0H (nikoli tedy od nuly, jak je obvyklé u jeho osmibitových

Tab. 7. Stéjnosměrné parametry (8086, 8088)

	Parametr	Min.	Мах.		Podmínky zkoušky
UIL	vstupní napětí dolní úrovně	0,5	+0,8	٧	
$U_{\rm IH}$	vstupní napětí horní úrovně	2,0	$U_{\rm cc}$ + 0,5	V	
UOL	výstupní napětí dolní úrovně	İ	0,45	V	$I_{\rm OL}=$ 2,0 mA
U <sub>OH</sub> I <sub>CC</sub>	výstupní napětí horní úrovně odběr z napájecího zdroje	2,4		٧	I <sub>OH</sub> =400 μA
	8086/8086-4,		340	mA	t <sub>A</sub> = 25 °C
	8088/8086-2		350	mA	
$I_{\rm H}$	vstupní svodový proud		±10	μA	0 V < U <sub>IN</sub> < U <sub>CC</sub>
110	výstupní svodový proud	}	±10	μА	$0.45 \text{ V} \leq U_{\text{OUT}} \leq U_{\text{CC}}$
$U_{CL}$	vst. napětí hodin dolní úrovně	-0,5	+0,6	V	
U <sub>CH</sub>	vst. napětí hodin horní úrovně	3,9	$U_{\rm CC}$ + 1,0	V	
Cin	kapacita vstupního obvodu	1	10	pF	$f_{\rm C} = 1  \rm MHz$
C <sub>10</sub>	(všechny vstupy s vý- jimkou AD0—AD15. RQ/GT) kapacita výstupního obvodu (AD0—AD15, RQ/GT)		20	pF	f <sub>c</sub> = 1 MHz

Dynamické parametry (8086, 8088) Minimální způsob požadavky na časování vstupů

		8086/8086-	4	8086-2			
	Parametr	Min.	Мах.	Min.	Max.		Podm. zk.
f <sub>CLCL</sub>	CLK perioda -8086, 8088 -8086-4	200 250	500 500	125	500		
t <sub>CLCH</sub>	CLK šířka	(2/3 t <sub>CLCL</sub> )—15		$(2/3 t_{CLCL})$ —15		ns	
t <sub>CLCH</sub>	(úroveň 1) CLK šířka	(1/3 t <sub>CLCL</sub> )+2		(1/3 t <sub>CLCL</sub> )+2		ns	
t <sub>CH1CH2</sub>	(úroveň H) CLK doba		10		10	ns	1 až 3,5 V
t <sub>CL2CL1</sub>	náběhu CLK doba doběhu		10		10	ns	3,5 až 1 V
t <sub>DVCL</sub>	předstih vst. dat	30 10		20 10		ns	
t <sub>CLDX</sub>	přesah vst. dat předstih RDY	35		35		ns	
t <sub>CLR1X</sub>	(8284), pozn. 1, 2 přesah RDY (8284)	0		o		ns	
t <sub>RYHCH</sub>	pozn. 1, 2 předstih READY	(2/3 t <sub>CLCL</sub> )—15		(2/3 t <sub>CLCL</sub> )—15		ns	•
t <sub>CHRYX</sub>	8086 přesah READY	30		20		ns	-
t <sub>RYLCL</sub>	(8086) neaktiv. READY vůči CLK, pozn. 3	-8		<b>—8</b>		ns	
t <sub>HVCH</sub>	HOLD předstih INTR,NMI,TEST předstih, pozn. 2	35 30	:	20 15		ns ns	

předchůdců, procesorů 8080, 8085 či Z80!).

Vstup RESET je vnitřně synchronizován

CLK (clock) — vstup hodinového taktu, zajišťujícího základní časování procesoru a řadiče sběrnice. Na vstup CLK přiváděný takt má pro optimální časování nesymetrický průběh se střídou 1:3.

MN/MX (minimum—maximum) — vstup, jehož úrovní je určeno, jakým ze dvou možných způsobů (módů) bude procesor pracovat. Má-li vstup jedničkovou úroveň, je volena minimální verze; naopak, je-li vstup uzemněn — tj. na nulové úrovni — je volena maximální verze, vyžadující připojit řadič sběrnice 8288 k řídicím výstupům S0, S1 a S2 procesoru.

U<sub>CC</sub> — napájení +5 V. GND (ground) — "zem" (0 V).

Následující funkční popis vývodů se týká systému 8086 + 8288, pracujícího v maximálním způsobu, tzn. při MN/MX = 0. Dále jsou popisovány pouze ty funkce vývodů, jež náleží k maximálnímu způsobu. Funkce ostatních vývodů — níže neuvedených — jsou stejné, jak pro maximální tak i pro minimální zůsob

ní, tak i pro minimální zůsob. S0, S1, S2 (status lines) — výstupy, jež indikují vždy jednu z možných osmi stavů. Jsou aktivní během časů  $t_4$ ,  $t_1$  a  $t_2$  a vrátí se do pasívního stavu (1 1 1) během  $t_3$  nebo  $t_w$ , má-li READY jedničkovou úroveň. Stavové informace používá sběrnice 8288 ke generování všech řídicích signálů. Jakákoliv změna S2, S1 či S0 během  $t_4$  indikuje začátek cyklu sběrnice, návrat do pasívního stavu v  $t_3$  či  $t_w$  indikuje konec cyklu sběrnice. Při stavu potvrzení hold přecházejí výstupy do stavu velké impedance. Stavové informace jsou tyto:


\$2 \$1 \$0|stav

0 0 0 potvrzení přerušení

0 0 1 čtení ze vstupu 0 1 0 zápis na výstupy 0 1 1 zastavení (halt) 1 0 0 čtení instrukce 1 0 1 čtení z paměti 1 1 0 zápis do paměti

pasívní stav

RQ/GT0, RQ/GT1 (request-grant pins)
— obousměrné vývody, aktivní v nule, pracující jako vstupy nebo výstupy. Jsou využívány v multiprocesorových systémech ostatními procesory k tomu, aby právě komunikující procesor uvolnil sběrnici na konci svého sběrnicového cyklu, a to po přijetí žádosti (request). Vývod RQ/GT0 má větší prioritu než RQ/GT1. RQ/GT0 je vnitřně přes rezistor připojen na napájení, takže může být v zapojení



BHE S7 Obr. 16. Vyjádření sekvence tří impulsů při každém předání řízení sběrnice

ponechán volný. Posloupnost "žádost o sběrnici a její poskytnutí" je tato:

impulsem šířky jednoho taktu CLK je procesor 8086 žádán jiným procesorem o sběrnici (impuls 1) — hold —,
 během příštího taktu t<sub>4</sub> nebo t<sub>1</sub>

— během příštího taktu f<sub>4</sub> nebo f<sub>1</sub> impulsem šířky jednoho taktu CLK oznámí procesor 8086 poskytutí sběrnice (impuls 2). Uvolní tedy sběrnici do stavu velké impedance a s příštím taktem vstoupí do stavu "hold acknowledge" — potvrzení stavu "hold".

— koprocesor, jenž měl sběrnici poskytnutu k svému použití, oznámí impulsem šířky jednoho taktu CLK, že žádost o sběrnici "hold" je u konce, a že 8086 může s příštím taktem sběrnici znovu převzít (impuls 3).

Při každém předání řízení sběrnice mezi procesory nastává sekvence tří impulsů, což je vyznačeno v časovém diagramu na obr. 16. Po každém předání řízení lokální sběrnice následuje jeden hodinový takt — teprve s jeho ukončením má procesor 8086 znovu k dispozici lokální sběrnici.

Je-li však žádost o přidělení sběrnice vyslána v okamžicích, kdy procesor realizuje cyklus paměti, uvolní sběrnici během cyklu t<sub>4</sub>, pokud jsou splněny následující podmínky:

 – žádost je vyslána před nebo v čase t<sub>2</sub>,

 prováděný cyklus se netýká dolní slabiky slova (na liché adrese),

 prováděný cyklus není prvním potvrzením sekvence potvrzující přerušení,

 není prováděna instrukce "uzamknutí" sběrnice, LOCK.

LOCK (lock) — výstup, aktivní v nule, indikující, že ostatní procesory nemohou získat řízení systémové sběrnice. Signál LOCK je aktivován instrukční předponou "LOCK" a zůstává aktivní až do kompletace následující ínstrukce. Výstup LOCK přechází do třetího stavu při potvrzení stavu "hold".

QS0, QS1 - výstupy, jejichž bitovým obsahem může být uživatel informován o stavu vnitřní instrukční frontv procesoru:

#### QS1 QS0|stav

žádná činnost 0

- první slabika operačního Ô kódu z fronty
- vyprázdněná fronta
- následující slabika z fron-

Dále uvedené funkční popisy vývodů platí pro mikroprocesor 8086 v minimálním módu, tzn. při vývodu MN/MX připojeném k napájecímu napětí. Jsou to tedy ty vývody, jež jsou na obr. 15 uvedeny v závorkách.

INTA (interrupt acknowledge) -- výstup, aktivní v nule, používaný pro vzorkování v cyklu potvrzení přerušení. Je aktivní v-čase t2, t3 a tw každého cyklu potvrzení přerušení. Výstup INTA přechází do třetího stavu "hold"

místní sběrnice.

ALE (address latch enable) - výstup, aktivní v jedničce, z něhož je odebíraný signál generován procesorem pro převzetí adresy do adresových střadačů. Výstup ALE je aktivní pouze během času t1 kteréhokoli cyklu sběrnice; nikdy nenabývá třetího sta-

DEN (data enable) - výstup, aktivní v nule, jehož signálem jsou uvolňovány zesilovače obousměrné 8286/8287 v minimálním způsobu činnosti procesoru. Pro cyklus čtení paměti či obvodů v/v nebo při INTA je výstup aktivní od středu  $t_2$  do středu  $t_4$ , pro cyklus zápisu však od počátku t2 do středu t4. DEN přechází do třetího stavu při potvrzení stavu "hold" místní sběrnice.

DT/R (data transmit/receive) — výstup používaný v minimálních systémech k přepínání směru toku dat oboussběrnic zesilovačů 8286/8287 nebo 74LS245. Jedničkové úrovni odpovídá vysílání, nulové pak příjem. Třetí stav taktéž při potvrzení "hold".

M/IO (memory-input/output acces) výstup, jímž je rozlišován přístup k paměti či obvodům v/v. M/IO nabývá platnosti v čase  $t_4$ , předcházejícím cyklus sběrnice a zůstává platný až do konečného cyklu t4. Přechází do třetího stavu při potvrzení "hold"

WR (write) - výstup, aktivní v nule, indikující cyklus zápisu do paměti či do obvodů v/v procesorem, a to v závislosti na stavu signálu M/IO. Přechází do třetího stavu při potvrze-

ní "hold". HOLD — vstup, aktivní v jedničce.

HLDA (hold acknowledge) - výstup,

aktivní v jedničce.

Signály HOLD a HLDA (na stejnojmenných vývodech) jsou součástí řízeného systému přidělování sběrnice u mikroprocesoru 8086/8088. Když si tedy jiný procesor nebo obvod jako je řadič DMA (přímého přístupu do paměti) přeje získat řízení lokální sběrnice. vyšle jedničkový signál na vstup HOLD procesoru 8086, jenž představuje žádost o přidělení sběrnice. Je-li procesor k přidělení již připraven, uvede své multiplexované adresové/datové linky a většinu řídicích do stavu velké


impedance. Souběžně s tím vyšle procesor 8086 na výstup HLDA jedničkový signál, jenž indíkuje, že sběrnice je volná k použití. Koprocesor — či jiné zařízení, jež vyslalo žádost — může nyní sběrnici použít.

Jakmile se detekuje, že HOLD již není aktivní, převede procesor výstup HLDA též do nulové úrovně a převezme multiplexovanou lokální sběrnici včetně řídicích linek opět do "své správy". Stvrzovací signál HLDA vysílá proce-

sor uprostřed času t4 nebo t2. HOLD není asynchronním vstupem.

#### Funkční popis

Vnitřní struktura procesoru 8086 je rozdělena do dvou výkonných jedno-První tvoří jednotka styku se sběrnicí BIU (bus interface unit) a druhá je prováděcí jednotka EU (execution unit), obr. 17.



Obr. 17. Vnitřní struktura mikroprocesoru 8086

Obě jednotky mohou přímo spolupracovat, ale převážně operují jako samostatné a synchronní procesory. Jednotka styku se sběrnicí vykonává funkce vztažené k čtení instrukcí a jejich zařazení do fronty, vyzvedání a uložení operandu a přemisťování adres; rovněž provádí základní řízení přemisťování sběrnice. Překrývání pracovních fází po předběžném čtení instrukce slouží ke zvětšení výkonnosti procesoru dokonalejším využitím sběrnice. Do fronty instrukcí lze totiž vložit až šest slabik (u μP 8088 jen čtyři), zatímco se čeká na dekódování a provedení.


Operační jednotka EU přejímá předběžně vyvolané instrukce z fronty v BIU a poskytuje nerelokované adresy operandu BIU. Operandy z paměti jsou předávány prostřednictvím BIU ke zpracování v EU, jež předává výsledky

zpět k BIU pro uložení. Oproti běžnému osmibitovému mikroprocesoru (který taktéž generuje adresy, přijímá, zpracovává a vydává data, a to na základě převzatých a dekódovaných instrukcí) neprovádí se operace zde pouze v sériovém sledu. U šestnáctibitového mikroprocesoru 8086 přebírá jednotka BIU generování adres, přepočet relativních adres v absolutní a čtení instrukcí paralelně k jednotce EU. A to již je jednoduchá forma tzv. zřetězení (pipeling [78]), což znamená, že prostorově vhodně uspořádaná technická struktura zpracovává paralelně původně časově za sebou ležící činnosti. Zmíněnou relativní ne-

závislostí obou jednotek je umožněno překrytí fáze zápisu, čtění i výběru instrukce s fází vykonání předchozí instrukce. Výsledkem toho stavu je, že ve většině případů fáze výběru zdánlivě mizí, protože EU vykonává instrukci, jež byla z paměti přečtena již v době vykonání předchozí instrukce.

FU obsahuje šestnáctibitovou aritmeticko-logickou jednotku ALU, podle výsledků operací nastavuje příznakové bity a ovládá jí příslušející registry — viz obr. 17. EU nemá přímý přístup k lokální sběrnici a instrukce i data získává z BIU. EU vykonává operace vyplývající z instrukcí. Pokud instrukce vyžaduje přístup k paměti nebo obvodům v/v, žádá stykovou jednotku BIU o čtení nebo zápis. Všechny adresy, s nimiž EU pracuje, jsou šestnáctibitové. Pro styk s pamětí však BIU upravuje adresy na dvacetibitové, čímž je předmětný styk zabezpečen.

Jednotka styku se sběrnicí BIU obstarává pro EU veškerý styk s vnějškem, dále pak v době, kdy EU je zaneprázdněna vykonáváním instrukce. vybírá BIU z paměti další instrukce. Ty umisťuje do registrů instrukcí, což je schematicky naznačeno na obr. 18.



Obr. 18. Výběr dat z operační paměti a jejich dočasné uložení ve frontě

Procesor 8086 čte běžně z paměti slova o šestnácti bitech. Jakmile však je programem vyžadováno přečtení jen z liché adresy, přečte BIU automaticky jen jednu slabiku a pak pokračuje vybíráním dvouslabičných slov ze sudých adres. Význam registrů fronty instrukcí spočívá ve zvýšení průchodnosti, neboť EU nemusí čekat na výběr příští instrukce. To ovšem neplatí v okamžiku, kdy aktuální instrukce vyžaduje další instrukci mimo běžné pořadí, což je právě při instrukcích skoků, volání a návratů (naštěstí tyto případy nepřevládají - jsou pochopitelně odvislé od skladby programu). Při tako-vémto porušení posloupnosti fronty instrukcí je její obsah bezpředmětný, a proto BIÚ frontu nuluje. Při výběru ďalší instrukce z paměti do registrů fronty (typu FIFO = first in first out) je záhájeno nové plnění.


#### Registry mikroprocesoru

Mikroprocesor 8086 - rovněž tak 8088 — obsahuje čtrnáct šestnáctibitových registrů, z nichž osm tvoří univerzální registry operační jednotky EU. Mimoto náleží ještě do EU registr příznakových bitů (= flags). Zbývající registry se nacházejí v jednotce styku se sběrnicí BIU a slouží k vytváření

Univerzální registry lze rozdělit na dvě skupiny, a sice na skupinu čtyř datových registrů AX, BX, CX a DX, a na skupinu čtyř taktéž šestnáctibitových ukazatelů a indexových registrů SP, EP, SI a DI. Registrů první skupiny lze využívat v jejich šestnáctibitovém tvaru, nebo — po rozdělení — jako nezávislých osmibitových registrů slabiky. Jejich polohu pak určuje místo písmene X (extended registr — šestnáctibitový) písmeno H — jedná-li se o registr horní poloviny, nebo L — jedná-li se o registr dolní poloviny, obr. 17. Skládá se tedy AX z AH + AL, BX z BH + BL, CX z CH + CL a konečně DX z DH + DL. V literatuře proto bývají registry této skupiny někdy označovány jako registry HL [78] a registry druhé skupiny jako registry PI, tedy znaky je charakterizujícími z detailního označení.

Ani první písmena značení registrů nejsou volena náhodně, ale označují převažující funkci: A (accumulator) — střadač, B (base) — báze, C (count) — čítač, D — data. Totéž se vztahuje i na ostatní registry, jež však jsou již jen šestnáctibitové: SP ( stack pointer) — ukazatel zásobníku, BP (base pointer) — ukazatel báze, SI (source index) — zdrojový index a DI (destination index) — cílový index (index určení).

Devátým registrem jednotky EU je již zmíněný registr příznakových bitů, jichž je v šestnáctibitovém registru právě devět, obr. 19. Šest z nich jsou stavové indikátory: AF, CF, OF, PF, SF a ZF,



Obr. 19. Příznakové bity stavového registru

zbývající tři pak představují řídicí indikátory: DF, IF a TF. Funkce těchto indikátorů/příznakových bitů je následující:

AF (auxiliary carry flag) — bit se nastaví na logickou úroveň jedničky, jestliže nastal přenos z nižší tetrády slabiky do vyšší, nebo jestliže nastala výpůjčka z vyšší tetrády AL. Je používán instrukcemi pro dekadickou aritmetiku.

CF (carry flag) — bit je nastaven na 1, jestliže nastal přenos, nebo jestliže nastala výpůjčka do nejvýznamnějšího bitu osmi nebo šestnáctibitového vý-

OF (overflow flag) — bit se nastaví na 1 při aritmetickém přeplnění, kdy délka výsledku operace přesahuje délku cílového registru. Může vyvolat interní přerušení programu.

PF (parity flag) — bit se nastaví na 1 při sudé paritě výsledku, tzn. při sudém počtu jedniček ve výsledku.

SF (sign flag) — bit se nastaví na 1 při záporném výsledku operace, tj. při bitu nejvyššího řádu (MSB — most significant bit) rovným jedničce

cant bit) rovným jedničce.

ZF (zero flag) — bit se nastaví na 1 při nulovém výsledku aritmetické nebo logické operace.

DF (direction flag) — při nastavení bitu na 1 programem je podmíněna autode-krementace registrů SI a DI při zpracování řetězců, tzn. při jejich zpracování od vyšších adres k nižším. Je-li naopak DF nulován, realizuje se autoinkrementace uvedených registrů, tzn. zpracování řetězců od nižších adres k vyšším. IF (interrupt-enable flat) — příznakový bit uvolněného přerušení. Je-li nastaven na 1, tak povoluje příjem externího požadavku na přerušení (maskovatelného). IF nemá vliv na externí nemaskovatelné či interně generované požadavky na přerušení.

TP (trap flag) — při nastavení bitu na 1 přejde procesor do krokového režimu pro ověřovací účely, kdy procesor samočinně provádí interní přerušení po každé instrukci.

Jednotka styku se sběrnicí BIU obsahuje pět šestnáctibitových registrů, z nichž čtyři jsou segmentové registry CS, DS, SS a ES, pátý je ukazatel/čítač instrukcí IP. Segmentovým registrům byla přidělena symbolická jména naznačující jejich použití:

CS (code segment) — kódový registr = registr adresy segmentu programu, určující současný segment paměti, kde je umístěn program. Všechny instrukce programu nahraného do paměti jsou uloženy na místech adresovaných součtem o řád posunutého registru CS a programového čítače IP, jehož obsah tvoří ofset adresu adresované buňky,

DS (data segment) — datový registr = registr adresy segmentu dat, jehož obsahem je určen současný segment dat. Všechna data, vyjma dat adresovaných registry BP, SP nebo DI při operacích s bloky dat, jsou adresována adresou závisící na tomto registru. Adresa dat může záviset i na obsahu ostatních segmentových registrů, Tato závislost je však určena jednoslabičným návěstím před danou instrukcí. Adresou ofsetu zde mohou být registry BP nebo BX, Si či DI [52].

SS (stack segment) - zásobníkový registr = registr adresy segmentu zásobníku, jehož obsahem je definován současný segment zásobníku o délce 64 Kslabik. Ve spojitosti s obsahy registrů SP a BP je definována akutální adresa vrcholu zásobníku. Zásobník je používán při všech voláních procedur, přerušeních a jiných instrukcích s ním spolupracujících. Je třeba uvést, že obsah zásobníku se zvětšuje shora dolů. To znamená, že poslední obsazená adresa je vrchol zásobníku, a ta je tím nižší, čím více dat je do zásobníku vloženo. Šířka dat zásobníku je 16 bitů a data se ukládají po slovech tak, že SP je dekrementován o 2 a pak je slovo uloženo. Naopak při vybírání se nejprve slovo vybere a pak se SP inkrementuje

ES (extra segment) — alternativní datový registr = registr adresy rezervního segmentu, jehož obsahem je definován současný rezervní segment, opět o délce 64 Kslabik. Tento segment je používán jako rezervní segment dat. Používá se při instrukcích s bloky dat, jež jako ofsetovou adresu využívají registr

Registr IP (instruction pointer) — čítač instrukcí, registr ukazatele instrukce, pracující jako programový čítač (program counter), známý ze skladby osmibitových mikropočítačů 18080, Z80 atd.

#### Organizace paměti

Mikroprocesor 8086 generuje dvacetibitovou adresu a dovoluje tak adresovat  $2^{20} = 1048\,576$  osmibitových slabik paměti, a to v adresovaném prostoru 00000 a FFFFH. Přitom šestnáctibitové slovo je vytvořeno dvěma po sobě následujícími slabikami. Z toho plyne, že operační paměti musí být organizovány po slabikách; mikropočítač s procesorem 8086 může tedy mít kapacitu až 534 288 slov.

Slabika s nižší adresou obsahuje nižší řády slova, slabika s vyšší adresou pak vyšší řády slova. Slovo může začínat jak na sudé, tak i na liché adrese; tím způsobem se využijí všechny paměťové buňky dané paměťové oblasti. Začíná-li slovo na sudé adrese, bývá označováno jako "vyrovnané" a obě jeho slabiky lze přečíst nebo přepsat v jediném paměťovém cyklu. Začíná-li slovo na liché adrese — hovoříme o tzv.

nevyrovnaném slovu [3], které lze přečíst či zapsat dvěma paměťovými cykly. To ovšem procesor svými řídicími signály BHE a A0 pochopitelně umožňuje. (Nicméně uživatelský program, který by používal značnější počet nevyrovnaných slov, lze zrychlit vhodným přepsáním na sudé adresy).

 $hat{Nidici}$  signály  $hat{BHE}$  a A0 tedy určují, zda bude prováděna operace s horní slabikou ( $hat{BHE}$  = 0, A0 = 1), s dolní slabikou ( $hat{BHE}$  = 0, A0 = 0) či se slovem ( $hat{BHE}$  = 0, A0 = 0).

U mikroprocesoru 8088, jehož vnější datová sběrnice je jen osmibitová, uvedená rozlišení nepřichází v úvahu; proto též se <u>u něj</u> neshledáme s řídicím signálem BHE.

l když mikroprocesor umožňuje přístup ke všem adresám operační paměti v celém rozsahu 00000H až FFFFFH. isou na koncích celkového rozsahu vvhrazené úseky pro jeho specifikované funkce. Tak např. po počátečním nastavení — operace RESET — začíná procesor provádět instrukce vždy od adresy FFFF0. Na této adrese tedy musí být uložena instrukce počátku iniciační rutiny; proto je posledních šestnáct slabik paměťového rozsahu vždy přiděleno obslužnému programu. Rovněž tak oblast adres 00000H až 3FFH je využívána přerušovacím systémem. Ta pro každý z dvěstěpadesátišesti možných typů přerušení obsahuje dvojici slov, určujících adresu počátku příslušného obslužného programu. (První slovo, doplněné zprava čtyřmi nulami, určuje dvacetibitovou adresu segmentu a druhé slovo šestnáctibitovou adresu uvnitř tohoto segmentu). Z vyhrazené oblasti je pochopitelně zabráno jen tolik, kolik míst a typů přerušení struktura použitého přerušovacího systému vyžaduje. Každopádně však prvních pět typů přerušení INT 0 a INT 4 je generováno procesorem a tudíž je pro ně vyhrazeno místo na pevných adresách - viz obr.

#### Adresace paměti


Osmibitové procesory, jejichž jedním představitelem je Z80-CPU, mohou svými šestnácti adresovými linkami A0 až A15 adresovat paměťový prostor o velikosti 2<sup>16</sup> = 65536 = 64 Kslabik. Při požadavku přístupu k rozsáhlejší paměti, než je uvedených 64 KB (kilobyte = kiloslabik), využívá se dvou způsobů, a sice tzv. "stránkování", či již zmíněné segmentace.

Stránkování (paging) je typické pro osmibitové osobní počítače, zatímco se segmentací se setkáváme převážně u šestnáctibitových typů. Jak stránkování, tak i segmentace vyžadují dvojí informace. Je to jednak identifikátor potřebný k výběru správné stránky nebo segmentu, a dále tzv. ofset, určující adresu dílčí buňky ve stránce či segmentu.

Oba způsoby adresování paměti se vzájemně liší:

 stránky mají pevnou délku, zatímco segmenty mohou mít proměnnou dél-

— Při segmentaci je v podstatě dovoleno, aby segmenty začínaly a končily kdekoli v paměti, zatímco stránky začínají a končí vždy v pevných adresách, daných násobky délky stránky.



 segmenty se mohou vzájemně překrývat, což je u stránek vyloučeno,

— segmentace vyžaduje od programátora v asembleru znalost umístění jednotlivých segmentů, zatímco stránkování je často realizováno automaticky operačním systémem nebo technickým vybavením.

Pro generování fyzické adresy, ať již při stránkování či segmentaci, a rovněž při řízení paměti, se používá správní jednotka (memory management unit — MMU), kterou tvoří obvykle samostatný integrovaný obvod. Pro šestnáctibitový procesor Z8000 je to např. MMU — Z8010. U procesoru I8086/8088 je jistá obdoba MMU integrována na jeho čipu.


Jak již bylo uvedeno, používá mikroprocesor 8086/8088 čtveřici segmentovaných registrů, určujících umístění
segmentu stejného označení ve fyzickém paměťovém prostoru, obr. 21.
Úplná fyzická adresa je vytvořena sečtením logické adresy EA s adresou
počátku segmentu, jíž získáme doplněním hodnoty uložené v registru daného segmentu o čtyři nulové bity zprava, tj. násobením šestnácti, obr. 22.
Adresa počátku segmentu má tak čtyři
nejnižší bity nulové a každý segment
začíná na fyzické adrese dělitelné šestnácti. Rovnice, vyjadřující uvedený
stav, má tvar:

fA = (16 × iS) + EA, kde fA je fyzická adresa, iS jeden ze čtyř segmentů (obvykle CS) a EA logická adresa. Je-li např. hodnota registru CS = 1000H a čítače instrukcí IP = 0414H, pak je fyzická adresa:

 $fA = (16 \times 1000H) + 0414H = 10000H + 0414H = 10414H.$ 

Každá fyzická adresa, vytvořená procesorem, je odvozena z obsahu jednoho ze segmentových registrů. Který z nich bude pro adresování použit, určuje implicitně kód prováděné instrukce. (Pro instrukce vstupu a výstupu je přičítána nulová adresa počátku segmentu, neboť rozsah adresového prostoru využívaného instrukcemi v-v je jen 64 kiloslabik). Implicitní přiřazení je však možno změnit adresačním prefixem SOP (segment override prefix), jenž předchází příslušnou instrukci.

Použití registru CS, používaného při výběru instrukcí, nelze ovlivnit. Použití



Obr. 22. Způsob generování fyzické adresy

registru DS, jenž je implicitně používán při adresování pracovních paměťových oblastí a registru SS, jenž je implicitně používán při adresaci zásobníku lze měnit prefixem SOP; změna se tedy nevztahuje na registr CS. Možnosti změn uvádí tabulka:

implicitně zadané	možnost změny
použití registrů	· · · · · · · · · · · · · · · · · · ·
IP + CS	není
SP + SS	není
BP + SS	BP + DS, BP + ES,
	BP + CS
EA + DS	EA + ES, EA + SS,
	EA + CS
EA + ES	není

#### Adresování obvodů v-v

K adresování obvodů v-v se využívá signálů A0 až A15; na adresových vývodech A16 až A19 se nacházejí nuly při aktivním signálu M/IO. Procesor 8086 tak může adresovat 64 K vstupů nebo výstupů se slovem délky osm (nebo šestnáct) bitů. Instrukce IN a OUT umožňují přímo adresovat 256 obvodů v-v (adresy 0 až FFH) a nepřímo využitím registru adresy DX adresovat 64 K obvodů v-v (adresy 0 až FFFFH). Přitom fa Intel si vyhrazuje pro své programové a obvodové vybavení systémů s procesorem 8086 adresový úsek od F8H do FFH, obr. 23. K dosažení kompatibility programového vybavení se doporučuje tyto adresy v-v nepoužívat.

Pro přenos informací prostřednictvím obvodů v-v platí, že může být realizován buď po osmi, nebo šestnácti bitech. Šestnáctibitové brány v-v mohou být jak na lichých, tak i na sudých adresách. Sudá adresová slabika je přenášena dolní polovinou datové sběrnice (D0 až D7), lichá slabika horní polovinou (D8 až D15). Pro rychlejší vykonání operací v-v se doporučuje adresovat brány stejným způsobem, jak to bylo naznačeno při adresaci pamětí.

#### Přerušení

Mikroprocesor 8086 má rozsáhlý přerušovací systém, v němž každému původci přerušení je přiřazen číselný typ přerušení, podle nějž jej procesor rozpozná. Přerušovacích typů může být až 256; přitom přerušení může být vyvoláno nejen zevně signály INTR a NMI, ale i vnitřně instrukcemi INT a INTO či v důsledku vnitřních stavů při vykonávání instrukcí – např. při přeplnění či dělení nulou (obr. 24).

Vrátíme-li se k obr. 20, zjistíme, že je na něm vyznačeno prvních 1024 buněk operační paměti, jež jsou vyhrazeny pro uložení vektorů přerušení. Každý vektor je čtyřslabičný; první dvě slabiky obsahují posunutí a další dvě pak bázovou adresu segmentu. Tím je vyjádřena adresa (adresy) příslušného obslužného programu, který se realizuje po akceptování požadavku na přerušení.

Prvních dvacet slabik počátku paměti (obr. 20) je vyhrazeno pěti typům přerušení s pevně přidělenou funkcí, jejichž obsluhu je vždy nutno zabezpečit. Následných 108 slabik je doporučeno rezervovat pro dvacetsedm typů přerušení, s nimiž se běžně v praxi vystačí. Zbývající slabiky mohou být použity pro další zatím nedefinovatelné typy.

Přerušení podle vzniku se tedy dělí na vnitřní a vnější: pro vnější má procesor dva vstupy INT a NMI. Vstup INTR je nejčastěji řízen programovatelným řadi-Čem přerušení 8259A. Přerušení na vstupu INTR může být však vyvoláno pouze při nastaveném příznakovém bitu IF = 1 - je tedy maskovatelné. Detekováním aktivní úrovně vstupu INTR zjistí procesor, že je předložen požadavek na přerušení. Ten stvrzuje provedením dvou po sobě následujících sběrnicových cyklů INTA, oddělených obvykle třemi stavy T1 - viz obr. 25. Na začátku prvního cyklu INTA je vyslán signál ALE, informující zařízení, jež žádalo přerušení, aby si připravilo kód přerušení. Během druhého cyklu INTA čte mikroprocesor 8086 z dolní poloviny datové sběrnice typ vektoru. Procesor typ převezme, násobí jej čtyřmi a tak dostane adresu v tabulce ukazatelů přerušení (obr. 20), jež mu umožní vyvolat obslužný program [78], [7], [33], [36], [52].

Jak již víme, vstup nemaskovatelného přerušení slouží pro obsluhu havarijních situací systému, jako jsou hrozící ztráta napájení, chyba parity apod., jejichž obsluha musí být okamžitá. Proto též má NMI vyšší prioritu než kterýkoli jiný požadavek na vstupu INT. U tohoto vstupu reaguje procesor již na čelní hranu signálu; žádost o přerušení zpracuje pak okamžitě bez ohledu na stav příznaku IF, rovněž neprobíhají stvrzovací cykly INTA.

- INTA.
   Vnitřní přerušení se dělí na čtyři druhy:
   vyvolané instrukcí INT (typ n), jíž se může vyvolat kterýkoli přerušovací program, což je zvlášť výhodné pro testování,
- vyvolané instrukcí INTO, byl-li předtím nastaven příznak přeplnění OF = 0 (typ 4).
- vyvolané po pokusu dělit nulou (typ 0),
- vyvolané při krokování při nastaveném příznaku TF, a to po každé instrukci (typ 1). Využívá se s výhodou při ladění programů.

Pro všechna vnitřní přerušení platí, že typ přerušení je definován buď implicitně, nebo je obsažen v instrukci, že nenastávají cykly INTA (s výjimkou krokového režimu je nelze znemožnit maskováním) a že s výjimkou krokového režimu mají interní přerušení vyšší prioritu než externí.

#### **Činnost sběrnice**

Časování činnosti mikroprocesoru 8086 je složitější proti činnosti jeho osmibitových předchůdců, a to nejen pro multiplexní využití místní (lokální) sběrnice a stavových bitů, ale pro větší rozmanitost možných funkcí i pro možnost minimálního a maximálního způsobu činnosti 8086

Multiplexní přepínání funkcí některých vývodů je nutné pro zachování čtyřicetivývodového pouzdra standardních rozměrů. Jednotlivé vývody pak mají v čase odchylné funkce, o čemž podává přehled základní časový diagram činnosti sběrnice na obr. 26.

Diagram znázorňuje sběrnicový cyklus čtení (vlevo) a cyklus zápisu. Každý cyklus sběrnice procesoru 8086 se skládá nejméně ze čtyř period hodinového signálu CLK, jež jsou nazývány stavy t, a označovány postupně za sebou jako t<sub>1</sub>, t<sub>2</sub>, t<sub>3</sub> a t<sub>4</sub>. Adresa je vysílána procesorem za stavu t<sub>1</sub> a přenos dat na sběrnici nastává běhemt<sub>3</sub> a t<sub>4</sub>. Stav t<sub>2</sub> je využíván především pro změnu přenosu po sběrnici během operace čtení. V případech, kdy adresované zařízení ohlásí, že není připraveno (signálem READY = 0), jsou mezit<sub>3</sub> at<sub>4</sub> vkládány

jeden až několik čekacích stavů $t_{\rm w}$ , jejichž počet není omezen. Každý z vložených stavů  $t_{\rm w}$  má trvání shodné s periodou hodinového taktu CLK. Vzhledem k tomu, že v procesoru 8086 spolupracuje styková jednotka BIU s prováděcí EU, a že BIU vykonává sběrnicové cykly jen tehdy, když o ně žádá EU, nebo když je třeba doplnit registr fronty, mohou se vyskytnout neaktivní hodinové cykly. V těch totiž BIU nevyvíjí navenek nějakou činnost. Neaktivní periody jsou zvány stavy T, (idle = plané) a jsou v nich vykonávány jen nutné interní operace.


Během stavu t1 kteréhokoli cyklu sběrnice se vysílá signál ALE pro uložení adresy do střadačů, a to buď procesorem nebo řadičem sběrnice v závislosti na nastaveném způsobu činnosti. V maximálním způsobu jsou signály ALE, jakož i DEN a DT/R generovány řadičem 8288, což je podrobně popsáno výše. Rovněž procesor dodává stavovou informaci  $S_0$ ,  $\overline{S}_1$  a  $\overline{S}_2$  pro specifikování typu žáda-Stavové né operace. bitv S<sub>3</sub> až S<sub>7</sub> jsou multiplexovány s nejvyš-šími adresovými bity a signálem BHE a mají proto platnost během t<sub>2</sub> až t<sub>4</sub>. Stavové bity S<sub>3</sub> a S<sub>4</sub> indikují, jaký segmentový registr byl použit pro daný cyklus sběrnice k vytvoření adresy (viz str. 10).

#### Časování systému

Již několikrát zde byla zmínka o tom, že mikroprocesor 8086 může pracovat v minimálním nebo maximálním způsobu. Typické konfigurace pro oba způsoby jsou na obr. 27 (minimální způsob) a na obr. 28 (maximální způsob). Zásadní rozdíl mezi oběma způsoby spočívá v generování řídicích signálů. V minimálním způsobu generuje řídicí signály mikroprocesor 8086, v maximálním způsobu řadič 8288. Je pochopitelné, že rozdíl v obou způsobech zapojení se projeví patřičně i v časování systému.

a) Minimální systém

V čtecím cyklu se sestupnou hranou signálu ALE přepíše do registrů 8282 adresa lokální sběrnice. Signály  $\overline{BHE}$  a  $A_0$  adresují spodní, horní či obě slabiky,  $(\overline{BHE}=A_0=0=\text{slovo}, \overline{BHE}=0$  a  $A_0=1$ —horní slabika z/do liché adresy,  $\overline{BHE}=1$  a  $A_0=0$ —dolní slabika z/do sudé adresy,  $\overline{BHE}=1$  a  $A_0=0$ —dolní slabika z/do sudé adresy,  $\overline{BHE}=1$  —nedefinováno). Od  $t_1$  až do $t_4$  indikuje signál  $M/\overline{IO}$  činnost s pamětí či obvody v-v. V čase  $t_2$  mizí z lokální sběrnice adresa a sběrnice sama přechází do stavu velké impedance. Rovněž v  $t_2$  se aktivuje řídicí signál čtení  $\overline{RD}$ , umožňující, aby zdroj dat předal svá data na sběrnici. O něco později jsou data ustálena (= data



platná) a zdroj oznamuje jejich platnost signálem READY, takže mohou být převzata procesorem. Po ukončení signálu RD adresovaný zdroj dat opět převede své výstupy do třetího stavu. Řídicí signály pro ovládání obousměrných zesilovačů (oddělovačů) sběrnice poskytuje v daném způsobu přímo procesor 8086. (Oddělo-vače však nemusí být zastoupeny – použijí se jen tehdy, je-li třeba zvětšit proudovou zatížitelnost datové sběrnice, např. při značném počtu paměťových pouzder

V zápisovém cyklu se rovněž v t1 generuje signál ALE, vysílá adresa a nastavuje indikační signál  $M/\overline{IO}$ . V  $t_2$ , ihned po vyslání adresy, vysílá procesor data, jež mají být zapsáná na adresované místo. Data zůstávají platná až do poloviny času  $t_4$ . Během  $t_2$ ,  $t_3$  a  $t_{\rm W}$  generuje procesor řídicí signál zápisu WR. Signál WR je platný od počátkut₂ na rozdíl od čtení, kdy je řídicí signál zpožděn, aby sběrnice mohla přejít do stavu velké impedance, obr. 29. Funkce signálu BHE a A₀ pro výběr slabiky či slova je stejná jako při čtení. Brány v-v jsou adresovány stejně jako paměť. To znamená, že sudé adresové bity jsou přenášeny po linkách D0 až D7, liché po linkách D8 až D15 datové sběrnice.

Cyklus potvrzení přerušení se od cyklu čtení liší tím, že v prvním ze dvou cyklů INTA je řídicí signál RD nahrazen řídicím signálem INTA a sběrnice je ve stavu velké impedance. V druhém cyklu INTA se čte slabika z dolní poloviny datové sběrnice (linky D0 až D7). Slabika je dodána logikou daného přerušovacího systému – např. řadičem 8259A; je dále interpretována jako typ přerušení.


b) Maximální (nebo středně složitý) systém

Pro systémy střední až velké složitosuzemňuje se procesorový vstup MN/MX a zapojení se doplní řadičem sběrnice 8288, obr. 28. Nezbytné jsou i oddělovače sběrnic. Řídicí signály ALE, DEN a DT/R mají stejnou funkci, isou však nyní generovány řadičem. Časový diagram průběhu jednotlivých signálů je pro různé cykly na obr. 30.

#### Příbuzné typy

Jedním z nejblíže "příbuzných" typů k 8086 je tzv. kvazišestnáctibitový mikroprocesor 8088, jenž pracuje se stejným instrukčním souborem. Má však pouze osmibitovou vnější datovou sběrnici (i když vnitřně zpracovává šestnáctibitová slova), takže jeho horní polovina adresové sběrnice je nemultiplexovaná. Je rovněž v čtyřicetivývodovém pouzdru, avšak s mírně odchylným označením a funkcemi jednotlivých vývodů, obr. 31. To jednak z výše uvedené příčiny, jednak též proto, že např. signál BHE nemá u 8088 význam a byl vypuštěn. K dalším odlišnostem patří, že signál SS0 vykonává stavovou informaci S<sub>0</sub> v minimálním způsobu, že signál IO/M je inverzní, a dále že signál ALE je zpožděn o jeden hodinový cyklus v minimálním způsobu, když se objeví signál HALT. To umožňuje zachytit stav sběrnice procesorem 8088 do vyrovnávacích registrů signálem ALE. Vnitřně pak jeho registr fronty pojme pouze 4 slabiky.

Mikroprocesor 8088, i když je proti 8086 pomalejší, nalezi své uplatnění osobních počítačích IBM PC-XT.




grovaných obvodů analogony obou uvedených typů v technologickém provedení C-MOS, jež se vyznačuje malou proudovou spotřebou. Tyto analogony nesou označení např. 80C86 a 80C88; pro nasazení v přenosných počítačích je ovšem potřebné, aby i podpůrné obvody byly též C-MOS. Tyto obvody

v C-MOS verzích vyrábějí někteří japonští výrobci.

Japonští výrobci se nezastavili pouze u výroby analogonů C-MOS, ale produkují též vylepšené verze pod typovým označením V20 (= μPD70108), V30 ( μPD70116), jež jsou — v důsledku vnitřní reorganizace – rychlejší svých předchůdců (asi o 30 %).

Kromě větší rychlosti poskytuje procesor V20 též možnost emulace procesoru 8080. Tím je zajištěno, že počítasystém, vybavený procesorem je schopný komunikovat jak



(RO/GT1) (LOCK)

(52) (51)

(50)

(QSO)

(QS1)

23 TEST 22 READY

21 PRESET

AD5

AD4 12 AD3 13

AD2 C 14 AD1 C 15


AD0 116 NMI 17 INTR 18 CLK 19

další, a sice V25 (μPD70322), tvořící jakýsi přechod mezi 8088 a 8086, a dále pak výkonnější, avšak již jen programově kompatibilní procesory V40 (μPD70208) a V50 (μPD70216).)

Tím však paleta analogonů nekončí. Původní výrobce procesoru 8086, fa Intel, vyrábí kompletní procesory 80186


těchto vývodově a programově kompa-

tibilních mikroprocesorů vyrábí ještě




Obr. 29. Časový diagram sběrnice procesoru 8086 v minimálním způsobu


- Všechny signály se pohybují mezi U<sub>OH</sub> a U<sub>OL</sub>, není-li jinak specifikováno.
   RDY je vzorkován blízko konce T<sub>2</sub>, T<sub>3</sub>, T<sub>w</sub>, aby se zjistilo, zda je třeba vložit vyčkávací stavy T<sub>w</sub>
   Dva cykly INTA za sebou. Mistní multiplexovaná sběrnice je během obou cyklů v třetím stavu; řídicí signály jsou znázorněny pouze pro druhý cyklus.
   Signály 8284 pouze referenční.
   Veškerá měření při 1,5 V, není-li vyznačeno jinak.



Obr. 30. Časový diagram sběrnice procesoru 8086 v maximálním způsobu

- Obr. 30. Casový diagram sběrnice procesoru 8086 v maximálním způsobu 1. Všechny signály se pohybují mezi  $U_{OH}$  a  $U_{OL}$ , není-li jinak specifikováno. 2. RDY se vzorkuje poblíž konce  $T_{OL}$   $T_{OL}$ ,  $T_{OL}$  aby se zjistilo, zda se mají vložit čekací stavy  $T_{OL}$  3. Kaskádní adresa je platná mezi prvním a druhým cyklem INTA. 4. Dva cykly INTA těsně za sebou. Lokální multiplexovaná sběrnice je během obou cyklů INTA v třetím stavu. Řídici signály jsou znázorněny pro druhý cyklus INTA. 5. Signály 8284 a 8288 jsou pouze referenční. 6. Generování řídicích signálů a příkazů 8288 (MRDC, MWTC, AMWC, IORC, IOWC, AIOWC, INTA a DEN) je zpožděno za aktivní nástupní hranou DEN řadiče 8288. 7. Všechny časy se měří na úrovní 1,5 V, není-li jinak vyznačeno. 8. Status není aktivní ve stavu těsně před  $T_4$ .





a 80188, označované někdy leckde jako typy iAPX186 a iAPX188. Ty na svém čipu zahrnují asi 15 podpůrných/systémových obvodů, např. generátor taktu, tři programovatelné časovače/čítače, programovatelný řadič přerušení, jednotku výběru čipu pamětí a též programovatelnou jednotku přímého přístupu do paměti DMA s dvěma kanály.

Další odezvou na konkurenční výrobky šestnáctibitových mikroprocesorů byla u fy Intel a Siemens produkce výkonného mikroprocesoru typového označení 80286 (SAB80286), jenž je 6×rychlejší než 8086, neboť mimo jiné pracuje s vyšším hodinovým kmitočtem (6,—8,—10,— i 12,—MHz). Pro své vynikající vlastnosti našel uplatnění v osobních počítačích IMB-AT a jim odpovídajících výrobků. (Může např. adresovat až 16 MB fyzicky a 1 GB virtuálně atd.). I když má jiné pouzdro o 68 vývodech, je (směrem zdola — tj. od 8086) kompatibilní.

Zatím posledním následovníkem 8086 je typ 80386 fy Intel, jenž již našel též své uplatnění v osobních počítačích (jako první Kaypro 386). Je to však již dvaatřicetibitový mikroprocesor, jenž všechny své předchůdce v mnoha směrech převyšuje.

# APLIKACE iSBC 86/12 (Intel single board computer)

Jednou z prvních aplikací šestnáctibitového mikroprocesoru I8086 je jednodeskový mikropočítač iSBC 86/12 firmy Intel, určený pro zástavbu (OEM). Deska má rozměry 6,75 × 12 palců a připomíná známé osmibitové předchůdee téhož výrobce a sice jednodeskové mikropočítače iSBC 80/10 a iSBC 80/20 [44].

Blokové zapojení mikropočítače je na obr. 32, obsahuje CPU 8086, s generátorem taktu 8284, dále pak paměť programů ROM (na desce jsou čtyři objímky, takže ji lze osadit až čtyřmi paměťmi typu 2332 či 2732 o kapacitě 16 kB) a paměť dat RAM o kapacitě 32 KB, osazená paměťovými čipy typu 2117. Pro styk s vnějším okolím je deska vybavena 24 programovatelnými paralelními linkami podpůrného stykového obvodu 8255, jež v závislosti na příslušné programové rutině - mohou pracovat jako obousměrné nebo jednosměrné vstupněvýstupní kanály. Rovněž je zajištěn sériový komunikační styk podle normy RS 232C, a sice programovatelným podpůrným stykovým obvodem 8251 a nutnými diskrétními součástkami. (Způsob přenosu, tj. synchronní či asynchronní, dále formát dat, počet bitů znaku, parita a přenosová rychlost to vše se určuje programově.)
 Sériový styk je možný s dálnopisem (galvanický odděleným optickým vazebním členem) nebo s jinými periferiemi, a to proudovou smyčkou 20 mA.

Dále jsou uživateli mikropročítače k dispozici dva časovače 8253, jež může libovolně používat. Jejich výstupy mohou být vhodně provázány s programovatelným řadičem přerušení — 8259A — jenž je taktéž na desce osazen, a jímž jsou generovány vektory pro osm úrovní přerušení (spolu s NMI je jich tedy devět). Na desce jsou časovače 8253 celkem tři; ten třetí je

Tab. 8. Časové odezvy (viz též str. 11)

		8086/808	86-4	8086-2	2	
	Parametr	Min.	Max.	Min.	Max.	
t <sub>CLAV</sub>	zpoždění adresy	10	110	10	60	ns
$t_{\sf CLAX}$	přesah adresy	10		10		ns
t <sub>CLAZ</sub>	zpoždění přechodu do	t <sub>CLAX</sub>		tCLAX	50	ns
	3. stavu (adresa)					
$t_{LHLL}$	šířka ALE	t <sub>CLCH</sub> —20		t <sub>CLCH</sub> —10		ns
t <sub>CLLH</sub>	zpoždění aktivní		80		50	ns
	hrany ALE	ĺ		•		[
t <sub>CHLL</sub>	zpoždění neaktivní		85		55	ns
	hrany ALE					
$t_{LLAX}$	přesah adres	t <sub>CHCL</sub> —10		t <sub>CHCL</sub> —10		ns
$t_{ extsf{CLDV}}$	zpoždění dat	10	110	10	60	ns
$t_{CHDX}$	přesah dat	10		10		ns
$t_{WHDX}$	přesah dat po WR	t <sub>CLCH</sub> —30		t <sub>CLCH</sub> —30		ns
$t_{\text{CVCTV}}$	zpoždění 1. akt.	10	110	10	70	ns
	hrany povelu			1	İ	
$t_{CHCTV}$	zpoždění 2. akt.	10	110	10	60	ns
	hrany povelu			1		
$t_{\text{CVCTX}}$	zpoždění neakt.	10	110	10	70	ns
	hrany povelu					l
t <sub>AZRL</sub>	čas. interval mezi přechodem	0		0		ns
	adres do 3. stavu a aktivní					
	hranou READ					
$t_{CLRL}$	zpoždění aktivní hrany RD	10	165	10	100	ns
$t_{CLRH}$	zpoždění neakt. hrany RD	10	150	10	. 80	ns
t <sub>RHAV</sub>	čas. interval mezi neakt.	t <sub>CLCL</sub> —45		t <sub>CLCL</sub> —45		ns
	hranou RD a akt. hranou				1	
	příští adresy					l
$t_{CLHAV}$	zpoždění HLDA platný	, 10	160	10	100	ns
$t_{RLRH}$	šířka RD	2t <sub>CLCL</sub> —75		2t <sub>CLCL</sub> —50	1	ns
$t_{WLWH}$	šířka WR	2t <sub>CLCL</sub> —60		2t <sub>CLCL</sub> —40		ns
$t_{AVAL}$	čas. interval adr. platná —	t <sub>CLCH</sub> —60		t <sub>CLCH</sub> —40	Į.	ns
	ALE na dolní úrovni				1	

Poznámka: 1) Signál obvodu 8284 jako reference. 2) Požadavek předstihu pro asynchronní signál jen pro záruku rozpoznání při následujícím hodinovém impulsu. 3) Vztahuje se pouze ke stavu  $t_2$  (8 ns do  $t_3$ ).  $C_L=20$  až 100 pF pro všechny výstupy.

Systém 8086, 8088 v max. způsobu (s řadičem sběrnice 8288) Požadavky na časování vstupů

		8086/8086-4		8086-2			
	Parametr	Min.	Max.	Min.	Мах.		Podm. zk.
t <sub>CLCL</sub>	CLK perioda 8086, 8088 8086-4	200 250	500 500	125	500	ns	
t <sub>CLCH</sub>	CLK šířka	$(2/3 t_{CLCL})$ —15	İ	$(2/3 t_{CLCL})$ —15		ns	
t <sub>CHCL</sub>	(úroveň 1) CLK šířka (úroveň H)	$(1/3 t_{CLCL})+2$		$(1/3 t_{CLCL})+2$		ns	
t <sub>CH1CH2</sub>	CLK doba		10		10	ns	1 až 3,5 V
t <sub>CL2CL1</sub>	náběhu CLK doba doběhu		10		10	ns	3,5 až 1 V
t <sub>DVCL</sub>	předstih	30		30		ns	
t <sub>C1DX</sub>	vst. dat přesah	10		10		ns	
t <sub>R1VCL</sub>	vst. dat. předstih RDY (8284).	35	-	35		ns	
t <sub>CLR1X</sub>	pozn. 1), 2) přesah RDY (8284),	(2/3 t <sub>CLCL</sub> —15		(2/3 t <sub>CLCL</sub> —15	-	ns	
t <sub>CHRYX</sub>	pozn. 1), 2) přesah READY	30	-	20		ns	
t <sub>RYLCL</sub>	neaktiv. READY vůči CLK,	—8		8		ns	
$t_{INVCH}$	pozn. 4) předstih (INTR, NMI, TEST) 2)	30		15		ns	
t <sub>GVCH</sub>	RQ/GT předstih	30		15		ns	
t <sub>CHGX</sub>	RQ přesah v 8086	40		30		ns	


Poznámky: 1) Signály 8284 či 8288 znázorněny pouze jako reference. 2) Požadavek předstihu asynchronního signálu pouze pro záruku rozpoznání při následujícím CLK. 3) Vztahuje se pouze na stavy  $t_3$  a čekací stavy. 4) Vztahuje se pouze ke stavu  $t_2$  (8 ns do  $t_3$ ).

		8086/8086-4		8086		
	Parametr	Min.	Мах.	Min.	Max.	
t <sub>CLML</sub>	zpoždění aktivní	10	35	10	35	ns
t <sub>CLMH</sub>	hrany povelu 1) zpoždění neaktivní hrany	10	35	10	35	ns
t <sub>RYHSH</sub>	povelu 1) aktivní READY k pasívnímu		110		65	ns
t <sub>CHSV</sub>	STATUS 3) zpoždění aktivní	10	110	10	60	ns
t <sub>CLSH</sub>	hrany STATUS zpoždění neakt.	10	130	10	70	ns
t <sub>CLAV</sub>	hrany STATUS zpoždění adresy	10	110	10	60	ns
t <sub>CLAX</sub>	přesah adresy	10	00	10	50	ns
t <sub>CLAZ</sub>	zpoždění přech. adres do 3. stavu	t <sub>CLAX</sub>	80	t <sub>CLAX</sub>	50	ns
tsvLH	platný status ku ALE úrovně H 1)		15		15	ns
tsvmch	platný status ku MCE úrovně H 1)		15		15	ns
t <sub>CLLH</sub>	CLK úrovně L k ALE platný 1)		15		15	ns
t <sub>CLMCH</sub>	CLK úrovně L k MCE úrovně H 1)		15		15	ns
t <sub>CHLL</sub>	zpoždění neakt. hrany ALE 1)		15		15	ns
t <sub>CLMCL</sub>	zpoždění neakt. hrany MCE 1)		15		15	ns
t <sub>CLDV</sub>	zpoždění dat	10	110	10	60	ns
t <sub>CHDX</sub>	přesah dat	10		10		ns
tcvnv	zpoždění aktivní	- 5	45	5	45	ns
t <sub>CVNX</sub>	hrany povelu 1) zpoždění neakt.	10	45	10	45	ns
t <sub>AZRL</sub>	hrany povelu 1) adresa do 3. stavu	0		0	1	ns
t <sub>CLRL</sub>	ku akt. RD zpoždění akt. hrany RD	10	165	10	100	ns
<del>- €</del> LRH	zpoždění neakt. hrany RD	10	150	10	80	ns
t <sub>RHAV</sub>	RD neaktivní k příští	t <sub>CLCL</sub> —45		t <sub>CLCL</sub> —40		ns
t <sub>CHDTL</sub>	akt. adrese zpoždění aktivní hrany		50		50	ns
$t_{CHDTH}$	řízení směru 1) zpoždění neakt. hrany		30		30	ns
t <sub>CLGL</sub>	říz. směru 1) zpoždění aktivní	0	85	0	50	ns
t <sub>CLGH</sub>	hrany GT zpoždění neakt.	0	85	0	50	ns
t <sub>RLRH</sub>	hrany GT šířka RD	2 t <sub>CLCL</sub> —75		2 t <sub>CLCL</sub> —50		ns

C<sub>L</sub> = 20 až 100 pF pro všechny výstupy (přídavek k vlastní zátěži).

však využíván ve funkci generátoru přenosové rychlosti (Bd) a nelze jej použít pro jiné účely.

iSBC 86/12 má vnitřní sběrnici pro komunikaci mezi uvedenými bloky (CPU, paměťmi, obvody v-v, ...). Mimoto však ještě má tzv. systémovou sběrnici MULTIBUS, pro přístup k vnější paměti (o kapacitě až 1 Mslov) či k zařízením v-v, a dále pak dvojitou



bránu k paměti dat RAM. Brána umožňuje přístup k paměti jednak přes vnitřní (lokální) sběrnici pro CPU, jednak pro sběrnici MULTIBUS. Při využívání vnitřní sběrnice se vnější MULTIBUS činnosti nezúčastňuje; MULTIBUS však lze využít pro komunikaci s jinými vnějšími zařízeními, jako je např. modul DMA (přímého přístupu k paměti) nebo jiný jednodeskový mikroprocesorový systém, přenášející informace k přídavné systémové paměti.

Systémová vnější sběrnice umožňuje víceprocesorové paralelní zpracování dat; v dané aplikaci může být sběrnice MULTIBUS využito k rozšíření mikropočítače do systému užitím jiných mikropočítačů iSBCm vnějších pamětí či jiných rozšířujících desek.

Vzhledem k tomu, že se pro paměť dat používají dynamické čipy 2117, je na desce iSBC i příslušná logika pro obnovení dat (refresh). Řadič dvojité brány paměti RAM dovoluje přístup k jejímu obsahu v šestnáctibitových slovech pro CPU 8086; pro MULTIBUS však může být přístup sjednán v osmibitových slabikách (byte) či šestnáctibitových slovech. Pro přístup k paměti má však CPU vyšší prioritu proti systémové sběrnici MULTIBUS. Řadič dvojité brány obsahuje nezávislou logiku pro přístup k paměti: pro CPU začíná vždy s adresou 00000H. Ovšem pro MULTIBUS — vzhledem k možnosti propojit několik počítačů – je možné nastavit počáteční adresu paměti na dotyčné desce na kteroukoli osmikiloslabikovou mez (tj. po 8 KB) v rozmezí adres 0 až 1 048 576 ( $2^{20}$ ).

Paměť programů ROM začíná na adrese FF000H a končí na FFFFFH při použití typů 2316 nebo 2716 a posléze začíná na adrese FC000H při použití nejobsáhlejších typů (v dvacetičtyřvývodovém pouzdře) 2332 či 2732.

Generátor přenosové rychlosti lze nastavit (zápisem povelového slova do registru Bd druhého časovače 8253) pro šestnáctinásobek kmitočtu v osmi stupních počínaje rychlostí 110 bs<sup>-1</sup> až do 9600 bs<sup>-1</sup> a pro šedesátičtyřnásobek v šesti stupních, počínaje 75 bs<sup>-1</sup> až do 2400 bs<sup>-1</sup> (= Bd).

Napájení desky je 5,0 V/5,4 A; 12,0 V/0,45 A; —12 V/0,14 A, celková hmotnost osazené desky je asi 0,54 kg, rozměry v cm: 30,48 × 17,15 × 1,78 (tloušťka). Systémový takt: 5,0 MHz ± 0,1 %. Systém je vybaven provozním programem — monitorem, umístěným v programové paměti ROM o minimální kapacitě 1 Kslovo (2× 2758), jenž dovoluje realizovat komunikaci s mikropočítačem asynchronně sériově přes dálnopis [45].

Jednodeskový mikropočítač iSBC 86/12 je vhodný pro nasazení v řízených jedno či několikaúčelových systémech, v nichž může výrazně ovlivnit produktivitu výroby řízeného procesu, zvýšit spolehlivost ovládání, zmenšit příkon el. energie atd., viz [44]. Pro seznámení s činností mikroprocesoru 8086 či vyvíjení aplikačních programů se však nehodí. Proto fa Intel uvedla na trh již v roce 1979 jednodeskový školní mikropočítač SDK 86 [1].

#### Jednodeskový školní šestnáctibitový mikropočítač SDK 86

SDK 86 (system design kit) MCS-86 je vlastně jednodesková stavebnice šestnáctibitového mikropočítače s mikroprocesorem 18086, obsahující další nezbytné součásti (tlačítka šestnáctkové klávesnice, sedmisegmentové znakovky LED osmimístného displeje, rezistory, kondenzátory, podpůrné a programovatelné obvody jakož i paměti), dovolující v krátkém čase vytvořit provozuschopný mikroprocesorový systém. (Podle údajů výrobce je doba, potřebná k sestavení, čtyři až deset hodin — v závislosti na zkušenostech a šikovnosti.)

Z hlediska pracovních možností SDK 86 předčí své předchůdce (např. jednodeskový školní mikropočítač SDK 85 s osmibitovým mikroprocesorem 8085), protože jej lze používat:

- -- jako autonomní školní mikropočítač (vyžadující pouze připojit napájecí napětí +5 V), jenž je obsluhován čtyřiadvaceti tlačítky; zadání a výsledky jsou zobrazovány šestnáctkově na osmimístném zobrazovači LED.
- jako jednodeskový mikroprocesorový systém (vyžadující tři napájecí napětí, z nichž ±12 V slouží pro obvody sériového styku), s nímž je možno komunikovat sériovým přenosem pomocí dálnopisu nebo terminálu, a konečně
- jako podružný systém vývojového systému Intellec fy Intel (pochopitelně po propojení s vývojovým systémem), jenž umožňuje ukládat jakýkoli soubor dat operačního systému ISIS-II do paměti SDK 86 (pokud je dostatečně velká) a převádět vybraný úsek dat z paměti SDK 86 do souboru dat v ISIS II, a to na základě sériového zavlékacího

programu. (Ten je součástí dodávky, je na disketě a nese označení "SD-DA ISIS-II SDK-86 loader" pro jednotky pracující s disketami v jednoduché hustotě, či "DDDA ISIS-II SDK-86 loader" pro jednotky s dvojí hustotou.)


Je ovšem nasnadě, že využívání tohoto mikropočítače prvním způsobem je nejčastější. K tomu účelu je na jeho desce se součástkami po jedné straně volné "pole", opatřené sítí děr s pokovenými povrchy a okolky. Ty tvoří jakési "nýtky", do nichž je možno vkládat součásti a vhodně je propojovat. Vedle tohoto pole se nachází trojice konektorů, k nimž jsou přivedeny adresové, datové a řídicí signály, oddělené od lokální sběrnice mikroprocesoru 8086 oddělovacími zesilo-. vači 8286. Na konektory jsou přivedeny i vstupně-výstupní signály obou paralelních stykových obvodů (2× 8255A). Montážní pole poskytuje tak možnost koncipovat a ověřovat funkce různých zapojení, řízených daným mikropočítačem.

Avšak vraťme se k mikropočítači SDK 86. Jeho elektronickou koncepci zhruba vyjadřuje blokové schéma na obr. 33, na němž jsou jeho hlavní části a důležité spoje. SDK 86 se opírá o šestnáctibitový mikroprocesor 8086, jenž v daném zapojení může pracovat s dvěma systémovými takty: a) buď (CLK), kmitočtem 5 MHz nebo "pomalejších" v případě použití paměťových čipů a periferních obvodů kmitočtem polovičním 2,5 MHz (PCLK). Kmitočet se volí příslušnou propojkou (jumper w40, w41 viz [2], [15]).

Generátor taktu 8284 je spřažen s generátorem vyčkávacích stavů (wait) 74LS164, u něhož lze též podle potřeby zařadit pro správnou činnost CPU žádný, či jeden až sedm vyčkávacích stavů.

Z blokového schématu dále vyplývá celková skladba mikropočítače: jeho paměť programů je osazena čtyřmi EPROM 2716 o celkové kapacitě 4 kiloslov, paměť dat je osazena též čtyřmi paměťovými obvody, typu 2124 o celkové kapacitě jednoho kiloslova. Avšak vzhledem k tomu, že deska mikropočítače má vyhrazený prostor pro umístění osmi pouzder paměti RAM, je možné zvětšit kapacitu této paměti na dvě kiloslova (přidáním dalších čtyř 2142, jež však ve stavebnici nejsou). Paměť RAM se v adresovém prostoru nachází zcela "dole", tzn. že začíná od adresy 00000H a končí na adrese 007FFH nebo 00FFFH. Paměť ROM je adresovém prostoru od adresy FE000H až do FFFFFH. Tento prostor však zaujímají dva obslužné programy na sobě nezávislé. Ten první je monitor. umožňující obsluze komunikovat s procesorem prostřednictvím vestavěné klávesnice (24 tlačítek) a displeje, jakož i šesti kanály (tj. 48 paralelními linkami) obousměrných bran, či sériově přes USART 8251. Tento monitor je hlavní a výrobce jej nazval "monitor klávesni-[45], [47] (keypad monitor), nebot jeho hlavním úkolem je přenášet a realizovat povely zadané klávesnicí, jejíž některá tlačítka jsou až třífunkční (např.: tlačítko "7/EW/DI" = zadej 7, nebo ukaž slovo, nebo index určení), a to za součinnosti zobrazovače. Hlavní monitor zaujímá právě polovinu vymezeného paměťového prostoru a je na druhém monitoru nezávislý. Druhý monitor je určen výhradně pro sériový styk prostřednictvím dálnopisu nebo terminálu: však také proto se nazývá "sériový monitor" (serial monitor). Protože je ve dvou EPROM 2716 samostatně volitelných, a dále proto, že hlavní monitor na něm není závislý, nemusí být v jednodeskovém mikropočítači osazen. Místo něj lze využít jeho kapacity pro

Obr. 33. Blokové schéma jednodeskového školního mikropočítače SDK 86



-FC000

jinou dvojici EPROM 2716 s případným uživatelským (demonstračním) programem. Jeho volání/spouštění však lze realizovat z hlavního monitoru příkazem "GO FE000H" (což je adresa startu sériového monitoru); nebo - není-li startovací adresa uživatelského programu totožná s počátkem vyhrazené paměťové oblasi - příkazem "GO" (startovací adresa).

Dekodér paměti programů (typ 3625, PROM) umožňuje, je-li třeba, vybrat další paměťové obvody s uživatelskými programy, umístěné v prostoru FC000 až FCFFFH a FD000H až FDFFFH, tedy o kapacitě dalších osmi kiloslabik = čtvř kiloslov. Pro tento účel však již neisou na desce pevně vyhrazená místa, ale uživatel může přídavné obvody umístit v montážním poli (s objímkami) a potřebné spoje realizovat pájením.

V počítači jsou použity celkem čtyři dekodéry výběru, všechny jsou stej-ného typu 3625. Naproti tomu je jejich obsah odlišný, je dán adresovým umístěním jimi ovládaných částí (dk.1 pro ROM, dk. 2 pro RAM, dk. 3 pro USART a obvody v-v 1 a 2 a konečně dk.4 pro zařízení či obvody umístěné mimo desku signálem OFF BOARD) a též řídicími signály (viz blokové schéma na obr.

Po alokaci sériového monitoru je vestavěná klávesnice nefunkční, s výjimkou tlačítka "system reset" a "intr" (= Dále lze mikropočítač přerušení). ovládat již jen prostřednictvím klávesnice dálnopisu či terminálu. Sériový monitor obsahuje deset povelů, z nichž dva (R= read hex file, W = write hex file) spolupracují bohužel s již překonanou děrnou páskou jako s trvalým paměťovým médiem.

Pracuje-li však mikropočítač jako podružný systém, přiřazený k vývojo-vému systému Intellec, pak za podpory disketového systému SDK-C86 se sériovým zavlékačem (serial loader) může uživatel programy a data ukládat na disketu a rovněž tak je z diskety kdykoli pohodlně a rychle snímat. Tím je, jak již bylo řečeno, jeho výkonnost

značně větší.

Jako u některých operačních systémů (např. u značně rozšířeného CP/M) ani u SDK 86 nemá uživatel k dispozici všechna místa disponibilní paměti RAM. To proto, že některá jsou vyhrazena pro provozní monitor Tak např. pro vektor přerušení je vymezeno 19 slov (používá se při krokování tlačítkem ST a při zarážkách po povelu GO), dále pro data vlastního monitoru je to 188 slov a pro ukládání zpětných adres skoků dalších 48. Z toho plyne, že z kapacity dvou kiloslov je k dispozici pro uživatele pouze 1792. Proto uživatelské programy mohou být vkládány teprve do adresy 00100H!

Pro paralelní styk s vnějším okolím slouží dvojice programovatelných obvodů 8255A, z nichž první přenáší vyšší slabiku slova - D8 až D15 - a druhý pak nižší druhou slabiku šestnáctibitového slova. Adresy kanálů P1A a P1C jsou FFF9H, FFFBH, FFFDH a kanálů P2A až P2C jsou FFF8H, FFFAH a FFFCH. Sériový programovatelný periferní obvod 8251 je využíván pro sériový styk s vnějším okolím, prostřednictvím obvodů V.24, jež na něj bezprostředně navazují. A zde lze volit mezi smyčkou 20 mA — např. pro propo-jení s dálnopisem — nebo napěťovým výstupem podle normy V.24 [48], [49]. Volba se realizuje kolíkovými dvou-pólovými spojkami (jumper). Rovněž tak se jednou spojkou volí příslušná přenosová rychlost, stupňovitě v roz-mezí 75 až 4800 bit.s<sup>-1</sup>. Adresa pro zápis a čtení dat z USART je FFF0H, adresa pro čtení statusu a zápis povelového slova je FFF2H.

programovatelný Další periferní obvod, tvořící jeden z hlavních bloků zapojení, je řadič klávesnice a zobrazovače, typ 8279. Tento obvod byl využíván již u klávesnice osmibitových mikropočítačů, např. i u stavebnice SDK 85. Slouží k dekódování stisku osmi funkčních a šestnácti hexadecimálních tlačítek, jakož i k řízení zobrazování čtyřmístných dat a pětimístné adresy včetně označení registrů či segmentů a jejich obsahu atd.

Vzhledem k tomu, že lokální sběrnice mikroprocesoru 8086 obsahuje multiplexovaně data a adresy, zajišťuje v daném případě oddělení adres trojice střadačů 74LS373. Proti typům 8282 jim byla zřejmě dána přednost pro menší příkon — 24 mA proti 160 mA - i když se nejedná o obvody ze série Intel. Uvolnění obvodů, přebírání a po-držení adresy zajišťují řídicí signály HLDA a ALE procesoru. Oboustranný pohyb dat se děje přes oddělovací zesilovače 8286, u nichž směr přenosu je řízen signálem DT/R. Je zajímavé, že oddělovací zesilovače jsou využívány pouze k rozšíření mikropočítače; k pamětem ROM i RAM i k obvodům v-v jsou přiváděna data přímo z multiplexované lokální sběrnice. Příjem správné složky multiplexovaných signálů pak zjišťují vhodně načasované uvolňovací signály výběrů obvodů, přiváděné na vstupy CS či OE.

Mikropočítač pracuje v minimálním způsobu, proto se v daném zapojení neshledáme se systémovým řadičem sběrnice 8288. Tato skutečnost však v daném případě není na závadu a přispívá k zjednodušení celkového zapo-

iení.

Po zapnutí mikropočítače se automaticky přihlásí hlavní monitor iniciálami 86 na pátém a šestém místě zobrazovače (počítáno zprava), čímž stvrzuje připravenost k příjmu povelů. Tytéž iniciály se objeví i po iniciaci tlačítkem "syst. reset". Klávesnice, která má osm funkčních a šestnáct hexadecimálních tlačítek, umožuje následující operace: 1) čtení a změnu obsahu všech registrů procesoru 8086 včetně segmentových registrů pro rozšíření paměti,

2) zadání vlastního/uživatelského programu včetně jeho spuštění/provedení, kontrolu provádění programu buď po krocích, nebo vloženými zarážkami

(breakpoints) po úsecích,

4) výběr a přesun paměťových bloků/úseků v adresovém rozsahu jedné megaslabiky.

5) přímé vydávání dat a jejich přebírání prostřednictvím paralelních programovatelných obvodů v-v 8255A,

6) inkrementování adresy (tlačítkem ) za účelem postupného zjišťování obsahu dat příslušných paměťových buněk.

7) přímé operace sčítání a odečítání hexadecimálních čísel až k čtyřmístným hodnotám; tak lze pohodlně vypočítat efektivní (fyzikální) adresu paměťového místa.

Při provozu mikropočítače SDK 86 je si však třeba zvyknout na to, že na začátku požadované operace je třeba stisknout odpovídající povelové tlačítko 0 až 9. Povely jsou:

EB (examine byte) — zobraz nebo modifikuj slabiku paměťového místa o následující adrese,

EW (examine word) - zobraz nebo modifikuj slovo paměťových buňek začínající na následné adrese.

ER (examine register) - zobraz nebo modifikuj obsah registru následného označení.

IB (input byte) - zobraz slabiku ze vstupní brány následné adresy,

IW (input word) — zobraz slovo ze vstupní brány následné adresy,

OB (output byte) - vydej datovou slabiku výstupní branou následné adre-

OW (output word) - vydej datové slovo výstupní branou následné adresy,

GO (go) - předej řízení z monitoru uživatelského programu začínajícímu na následné adrese k zarážce zadána — nebo až do konce, MV (move) — přesuň blok dat v paměti,

začínající na následné adrese až do ukončovací adresy na místo označené další adresou,

ST (step) - proveď jednu instrukci uživatelského programu od následující adresy.

Z uvedeného plyne, že nejpoužívanější povely jsou EB a EW, sloužící k zadání dat instrukčního kódu na příslušné adresy a tak k uložení uživatelského programu. Ten se pak odlaďuje po krocích nebo úsecích při příp. prohlížení obsahů segmentů, popř. i paměťových míst zvolených pro ukládání mezivýsledků. Označení registrů tak, jak je zobrazováno na displeji na pátém a šestém místě zprava, je toto:

AX (accumulator) — střadač,

BX (base) — báze, CX (count) — čítač,

DX (data) - data,

SP (stack pointer) - ukazatel zásobníku,

BP (base pointer) ukazatel báze,

SI (source index) - zdrojový index,

DI (destination index) - cílový index, index určení,

CS (code segment) — kódový segment, DS (data segment) — datový segment, SS (stack segment) - zásobníkový seament.

ES (extra segment) - zvláštní segment, IP (instruction pointer) — ukazatel in-

strukce,

FL (flags) - stavové/příznakové indikátory/bity.

Funkční tlačítka mají tento význam: SYST RESET

(systém ukončuje jakoukoli činnost mikropočítače a vrací jej do výchozího stavu připravenosti, indikovaného iniciálami ..86,

(plus) - umožňuje sečíst dvě hexadecimální čísla, což ulehčuje relativní adresování,

(minus) - umožňuje odečíst jedno hexadecimální číslo od druhého,

tlačítko, označené (colon) dvojtečkou, umožňuje oddělit adresu do dvou částí, segmentové a ofsetové,

(comma) — tlačítko, označené umožňuje oddělit čárkou, vstupní data z klávesnice, dále pak inkrementovat adresu s jejím zobrazením jakož i příslušná data,

(period) - tlačítko, označené tečkou, se používá pro zakončení povelu. Je-li stlačeno, je zadaný povel vykonán,

INTR (interrupt) - používá se ke generování okamžitého nemaskovatelného přerušení 2 (NMI),

(register) - umožňuje využí-REG vat obsah kteréhokoli registru iako adresového nebo datového záznamu.

Displei pak znázorňuje tyto informace: obsah zvoleného registru nebo paměťového místa.

odezvu stisku kteréhokoli hexadecimálního tlačítka.

znak činnosti monitoru "." (prompt), označení registru, adresy či zprávu

o chybě.

Displej se dělí na dvě části o čtyřech místech; levá polovina je adresové pole, pravá pak datové. A protože adresa je pětimístná, znázorňuje se při zadání nejprve čtyřmístná (šestnáctibitová) hodnota segmentu v adresovém poli a po oddělení dvojtečkou čtyřmístná (šestináctibitová) hodnota ofsetu. Sečtením obou hodnot (s posuvem segmentové) se obdrží fyzická pětimístná (dvacetibitová) adresa, tedy takto:

segmentová hodnota F E 0 0 ofsetová hodnota + 1 0 7 A

F F 0 7 A = fyzická adresa Mikropočítač SDK 86 vyžaduje v provozu napájení ze zdroje +5 V (proud asi 3,5 A), je-li připojen dálnopis, pak ještě napětí —12 V/0,3 A. Hmotnost osaze-ného mikropočítače je asi 1 kg (bez zdroje), rozměry jsou 34,3 × × 4 cm<sup>3</sup>.

Mikropočítač je vhodný především pro učební a demonstrační účely. Lze jím však i řídit jedno či víceúčelové pro-

#### Modulový šestnáctibitový mikropočítač osobního typu

Vzhledem k tomu, že šestnáctibitové mikropočítače vyžadují proti osmibitovým složitější dekodéry a dvojnásobný počet paměťových obvodů RAM, dále tím, že mají větší pracovní rychlost a rovněž obsáhlejší adresovatelnost paměťového prostoru a jsou podstatně složitější, vyplatí se výrobci mikropočítačových systémů – při vynaložených nákladech - navrhnout, vyvinout a přinést na trh již komfortní výpočetní prostředek - osobní počítač (personal computer).

Název osobní počítač ovšem nemusí vždy znamenat, že se jedná o šestnáctibitový mikropočítač; jsou známy vyspělé konstrukce osobních počítačů velké výkonnosti s osmibitovým mikroprocesorem Z80B nebo Z80H (s taktem 6 MHz nebo 8 MHz), např. západo-evropský "PC+" pracující s CP/M verzí 3.0 (tzv. CP/M plus) apod. Rovněž tak quasi — vzor celé řady výrobců počítač IBM PC — není (s výjimkou quasi — PC AT) "pravým" šestnáctibitovým mikropočítačem, neboť pracuje s mikro-procesorem I8088. A již víme, že pouze jeho vnitřní datové slovo je šestnáctibitové, neboť s vnějškem komunikuje jen osmibitovou datovou sběrnicí.

Následující ukázka se však týká "klamodulového šestnáctibitosického"

vého mikropočítače, kompatibilního s počítači IBM. Jeho modulárnost spočívá v tom, že je konstruován na čtyřech deskách evropského formátu o rozměrech 100 × 160 mm . Ty mohou být doplňovány podle potřeby dalšími deskami, např. deskou akustického výstupu, barevné grafiky, deskou paměti RAM-floppy, deskou paměti EPROMfloppy apod.

Srdcem systému je deska CPU, na níž je mimo mikroprocesor 8086 ještě numerický koprocesor 8087, řadič přerušení 8259A, dvě paměti EPROM 2732 (nebo 2764) a další drobné součástky. l když je deska vybavena objímkou pro numerický koprocesor 8087, je schopna pracovat i bez něj, pochopitelně v součinnosti s dalšími moduly.

Druhý modul tvoří deska pamětí RAM, jež nese dvaatřicet dynamických pamětí typu 4864-25; má tedy kapacitu 256 kiloslabik (= 128 kiloslov). Pro použití, vyžadující větší kapacitu operační paměti, lze zařadit až tři tyto paměťové moduly, čímž se získá systémová operační paměť 768 kiloslabik (KB). Každá paměťová deska je samoobvodem adresovatelná 74LS138 s návaznou logikou. Dále je vybavena oddělovacími zesilovači typu 74LS244, 74LS245 a 74LS241, takže sběrnice nejsou proudově přetěžo-

Kontakt s "vnějškem" zajišťuje třetí modul - deska vstupů a výstupů. Ta je vybavena programovatelným sériovým obvodem 8251A s časovačem 8253A a paralelním tříkanálovým stykovým obvodem 8255A, poskytujícím uživateli 24 linek v-v. Platí totéž, co bylo uvedeno o desce druhého modulu; desky v-v mohou být řazeny paralelně, aby se dosáhlo požadovaného počtu paralelních či sériových linek v-v. Obvykle se však vystačí s jednou deskou, jež umožňuje připojit paralelně jak tiskárnu, tak i obrazovkový terminál.

Pokud by mikropočítač neměl pracovat s vnějšími paměťovými médii – pružnými disky – pak je popsaná třídesková konfigurace již provozu-schopná. Její provoz zajišťuje provozní program/monitor, obsahující osmnáct hlavních povelů [28], [30]. (Z hlediska praxe umožňují vše, co poskytovala desítka povelů mikropočítače SDK 86, ba ještě něco navíc, ovšem při indikaci zadání a výsledků jen na stínítku obrazov-

Pro komfortní provoz s disketově orientovaným operačním systémem (DOS) je však potřebný čtvrtý modul deska řadiče pružného disku. Ta je vybavena moderním typem řadiče (WD2797 výrobce Western Digital, či SAB2797 výrobce Siemens AG), jenž vestavěným oddělovačem a kompenzací zápisu představuje současné max. ziednodušení styku. Tím je podstatně zjednodušeno i výchozí nastavení tohoto stykového modulu, umožňující připojit až 8 různých pohonných jednotek pružných disků.

Teprve disketový operační systém vytváří z mikropočítače víceméně dokonalý nástroj, jenž svými vlastnostmi ulehčuje a racionalizuje práci uživatele. Stupeň komfortu je dán použitým operačním systémem; z těch se nejvíce prosadily CP/M-86 (firmy Digital Research) MS-DOS (firmy Microsoft) a PC-DOS, pro několikaprocesorové systémy pak UNIX, popř. XENIX.

Popisovaný osobní počítač c't pracuie s operačním systémem CP/M-86.

#### Modul č. 1 -- deska CPU

je osazena celkem 22 integrovanými obvody (obr. 34). Procesor 8086 je v běžném provozu řízen taktem odebíraným z generátoru taktu 8284A. Máli však procesor pracovat s taktem odlišného kmitočtu, pak se přeloží spojka B1 na napájecí napětí a přivede externí signál na vstup č. 14. Tím se ovšem obvod 8284A nestane přebytečný, i nadále synchronizuje nulování (reset) či vyčkávání (wait). 8086 pracuje pochopitelně v maximálním způsobu; proto v zapojení nechybí řadič sběrnice 8288. Ostatně maximální způsob je předpokladem pro připojení numerického koprocesoru 8087. Ten však - jak již bylo řečeno — nemusí být na desce osazen; pokud je použit, dosahuje se u řady programů podstatného zkrácení prováděcích časů. Proto se mu mnohdy přezdívá "drtič čísel".

Ke správnému zpracování přerušení je deska vybavena řadičem přerušení 8259A, jenž poskytuje osm úrovní přerušení (viz dříve).


Na desce CPÚ jsou i dvě objímky pro paměti EPROM s provozním ob-služným programem. Ten se vyskytuje ve dvou verzích - 4 kiloslova a 8 kiloslov - a může být v případě potřeby rozšířen až na 16 kiloslov. Pro tento účel má na desce vyhrazený adresový prostor 32 kiloslabik. Podle [28] se totiž předpokládá přerušení, jaká jsou používána na počítačích IBM-PĆ

Multiplexovanou lokální sběrnici od adresy oddělují tentokráte vícenásobné klopné obvody D -74LS374, 3×, řízené invertovaným signálem ALE. Datová sběrnice je připojena k systémové přes obousměrné oddělovací zesilovače 74LS245 (2x 2).

V zapojení je celá řada spojek (B1 až B11), umožňujících různé funkce:

deska CPU

Spojka	Funkce	Poznámka
B1 B2	připojení externího taktu zapojení pro "reset" pro vyhledávání chyb	spojeno 1—2 = externí takt spojeno 1—2 = iniciace (reset) tlačítkem
В3	zavedení vyčkávání	spojeno 1—2 = ,,wait" od paměti
B4	přerušení od koprocesoru	0,1—2 až 15—16, volba priority
B5, B6	cyklus přímého přístupu do paměti DMA	obě rozpojeny
B7, B9,	rozsah paměti EPROM	B7 B9 B10
B10	,	1—2 1—2 1—2 po 4 KB
		2-3 1-2 1-2 po 8 KB
		2—3 2—3 1—2 po 16 KB
B11 B12	volba typu paměti EPROM	B11 B12
311, 312	voida typa parrieti ii ritetii	1-2 1-2 = 2732
		rozpojeno = 2764
		2-3 2-3 = 27 128
В8	nemaskovatelné přerušení generované tlačítkem	spojeno 2—3



Spojka	Funkce	Poznámka
B1	volba počtu osvěžovacích cyklů, 128 nebo 256 ,	podle použitých paměťových čipů 1—2 = 128 cyklů
B2	vydání vyčkávacího signálu při použití několika paměťových desek	B2 se spojí na první desce; jinak rozpojeno
B3	volba adresového rozsahu po 256 KB nebo 128 KB	B3 1 B—C 0 až 1FFFFH, '' IO <sub>19</sub> až IO <sub>34</sub> B3 1 B—A 2 B—C 0 až 3FFFFH, '' IO <sub>19</sub> až IO <sub>50</sub> a dále podle umístění desky

<sup>&</sup>lt;sup>1)</sup> platí pro paměťovou desku umístěnou na logické první pozici!

ní vyznačeny vždy kroužkem a písmenným označením řady (A, B nebo C) lomeným číslem vývodu, např. C/27.

V zapojení desky CPU na obr. 34 je pozice mikroprocesoru 8086 jakož i koprocesoru 8087 označena jedním společným obdélníkem. To proto, že většina vývodů obou procesorů má stejné funkční označení a proto tyto vývody jsou spolu propojeny. Např. vývod č. 1 procesoru 8086 s vývodem č. (1) koprocesoru 8087, vývod č. 2 s vývodem č. (2), atd., přičemž číselné značení v kulatých závorkách se vždy vztahuje ke koprocesoru 8087. Tím se zapojení stalo přehlednější, neboť je na první pohled vidět, které z uvedených vývodů jsou využity sólově – jsou to vývody č. 17, 18, 29, 30, 31, 32. Vývody (17), (18), (29), (30), (31) koprocesoru jsou nefunkční, vývody č. (31) a (32) mají

odlišnou funkci.

V zapojení pracuje i neobvyklý kmitavý obvod – 1/2 74LS14, který lze připojit spojkou B2 na iniciační vstup generátoru taktu 8284. Jeho význam podle [28] spočívá v usnadnění vyhledávání chyb v systému.


#### Modul č. 2 – deska operační paměti RAM

Deska operační paměti (obr. 36) je určena pro osazení dynamických pamětí se 128 nebo 256 cykly obnovení dat typu 4164, 4864 a obdobných. Protože dynamické paměti vyžadují k svému provozu signály RAS/CAS, jsou tyto generovány přímo na desce. Počet cyklů pro obnovu dat se volí polohou spojky B1. Generování cyklů pro obnovu dat přímo na desce má tu výhodu, že modul operační paměti je

použitelný ve spojení i s deskou CPU, osazenou jiným procesorem než 8086, pokud ovšem je použita i systémová sběrnice FCB

Ke generování impulsů RAS a signálů multiplexu je využito běžných kombinačních a sekvenčních obvodů TTL. Logikou hradel, zejména 10<sub>16</sub> (74S00), je zajišťováno, je-li na sběrnici požadavek přístupu do paměti. Je-li tomu tak, je spodní část adresové sběrnice připojena k pamětem. Současně je uvolněno dekódování adresy dekodérem IO<sub>7</sub> (74LS138). Logický součin signálů sběrnice B/25 a B/27 je zpožděn třemi invertory IO<sub>13</sub> (74LS14). Za dalším součinovým hradlem IO16 (1/4 74S00) je k němu přidán alternativní signál RAS (odvozený z taktu obvodem IO1), jenž zajišťuje obnovu dat (refresh) dynamických pamětí. Předtím je však signál ještě jednou invertován, zpožděn a zesílen. Tím je zajištěno, že adresy jsou při příchodu signálu RAS již ustálené. Ze vstupu č. 12 obvodu 1016 je signál RAS snímán; po krátké prodlevě, asi 125 ns, je RAS vypnut. O něco později (po 25 ns) je k pamětem připojena horní část adresové sběrnice a signál CAS je synchronně spuštěn při příští týlové hraně taktovacího impulsu.

Při každém přístupu k paměti je generován signál RAS. Ten, vzhledem k dělení paměti na dva bloky, je klopným obvodem IO<sub>11</sub> též dělen na dva signály, a sice RAS1 a RAS2,. To má tu výhodu, že při kterémkoli přístupu k jakékoli paměťové buňce a nezávisle na tom, zda leží v oblasti ROM nebo RAM, je vložen cyklus obnovy pro celý paměťový rozsah. Souhlasí-li pak adresový rozsah s požadovaným, je generován též signál CAS. Signály RAS a CAS



jsou tedy vytvářeny při každém cyklu čtení či zápisu

Obvody IO1 až IO4 na desce RAM generují adresy pro obnovu dat. Podle katalogových údajů výrobce vyžadují použité paměťové obvody osvěžení každé dvě milisekundy. V tomto čase musí být vykonán přístup ke všem řadám buněk paměti (řadová obnova). Spuštění cyklu obnovy dat je odvozeno z přerušení, jež je na desce vstupů a výstupů (modul 3) generováno časovačem každé dvě milisekundy. Tímto přerušením je vyvolána přerušovací obslužná rutina, obsahující tři povely: OUT REFRESH (nulování čítače adres pro obnovení dat), STI (uvolni přerušení) a RET (návrat do programu). Prvním povelem je nejen vynulován čítač IO1 až IO3, ale generován též vyčkávací signál. Dále jsou čítačem sekvenčně generovány jednou všechny adresy obnovy, jež jsou přes IO4 přiváděny na datové vstupy paměťových obvodů IO19 až IO50; čítač sám je buzen signálem taktu (C/29), přivedeným na vstupy 1+2 hradla lO<sub>17</sub>.

Obvod IO<sub>10</sub> (74LS30) spolu s invertory IO<sub>14</sub> tvoří dekodér, na jehož vstupy jsou mimo zápisový signál AIOW přivedeny adresové linky A2 až A7. Ze zapojení je patrno, že výstupem dekodéru je čítač


obnovy nulován, a to při adrese brány 8Bh až 8Fh. Z výstupu dekodéru je však ještě zavedena zpětná vazba na klopný obvod IO<sub>11</sub> (1/2 74LS74), jenž blokuje ve vhodný okamžik trvalé vkládání obnovovacích cyklů. Zjistilo se totiž, že v běžném provozu není nutná obnova každé dvě milisekundy; v praxi se vystačí s intervalem obnovy 30 až 100 ms, což přispívá ke zkrácení neužitečného času CPU, podmíněného cykly obnovy. Je to ovšem proti údajům výrobce pamětí. Uvážíme-li dále nepříznivý vliv teploty na interval cyklu obnovy pamětí DRAM, je prodloužení nad doporučenou mez riskantní (i když zefektivňuje činnost procesoru), neboť může vést k případným ztrátám paměti a tím i zhroucení právě probíhajícího programu. V popisovaném případě - vlivem daného zapojení a programového vybavení – je cyklus obnovy dat vykonán každých 10 ms.


Paměťová deska může být osazena jen polovinou paměťových obvodů, pochopitelně v dolní části rozsahu. Volba poloviny rozsahu (128 KB), nebo celého rozsahu (256 KB), jakož i umístění desky v možném adresovém prostoru počínaje 00000H, nebo 8000H až BFFFFH se realizuje spojkami B3.

#### Modul č. 3 – deska vstupů a výstupů

U této desky (obr. 37) je dekodér výběru stykových obvodů tvořen pamětí PROM – IO<sub>1</sub> (analogon 74S287). To má tu výhodu, že při její výměně za jinak naprogramovanou lze desku provozovat v jiné adresové oblasti. Výstupy z dekodéru jsou ošetřeny oddělovacími zesilovači IO<sub>2</sub> (74LS244), jehož druhá čtveřice je využita pro zesílení systémových signálů.

Na desce se nachází oscilátor IO9 (74LS00), stabilizovaný krystalem o kmitočtu 4,9152 MHz. Takt je přiváděn na IO4, 74LS393, sloužící k vytvoření potřebné přenosové rychlosti pro sériový stykový obvod IO7, 8251A. Aby však bylo možné ovládat přenosovou rychlost i programově, je dvojitý binární dělič lO₄ propojen s časovačem IO5 - 8253A, jenž - jak bylo uvedeno - generuje též přerušení pro obnovu obsahu dynamických pamětí RAM. U paralelního stykového obvodu 106, 8255A, jsou čtyři linky kanálu C (PC4 až PC7) připojeny ke čtveřici rezistorů napájených z +5 V, jež mohou být uzemňovány čtveřicí spínačů. Těmito spínači lze nastavit libovolnou tetrádu v rozsahu 0000 až 1111. A protože uvedená polovina kanálu C je programově v určený okamžik čtena, zjistí procesor, jaká kombinace





byla uživatelem nastavena; dané nastavení je překódováno na požadovanou přenosovou rychlost a přivedeno na časovač IO<sub>5</sub>, jenž již budí sériový stykový obvod šestnáctinásobkem požadované přenosové rychlosti do jeho vstupů RxC a TxC.

Sériový styk s vnějším okolím je realizován dvěma způsoby. Je to jednak styk v úrovních TTL přes hradla IO<sub>12</sub>, kde vstup a výstup informace je možný i inverzní podle normy RS 232C, jednak jako signály V.24 prostřednictvím obvodu 75150 [51].

Deska v-v dále umožňuje prostřednictvím paralelního obvodu styku 8255A i připojení běžného (analogového) magnetofonu jako paměťového média. To ovšem přichází v úvahu zřejmě jen tehdy, je-li používán systém třímodulový, tj. bez desky řadiče pružného disku a jeho pohonné jednotky. Ten se připojuje ke konektoru K5; výstupní signál z počítače se odebírá z linky PB7 kanálu B IO6, vstupní je přiváděn na linku PC3 kanálu C IO6. Jak vstupní, tak i výstupní signál procházejí hradly/invertory obvodu IO13, na něž se dostává (je-li kazetový magnetofon vyžadován) vloženými spojkami B8.

Jednotlivé kanály stykového obvodu IO6 jsou při iniciaci procesoru naprogramovány takto: kanál A jako výstupní, kanál B jako vstupní a kanál C jako výstupní svými dolními bitovými linkami

a jako vstupní svými horními bitovými linkami PC4 až PC7. Mimo ty již vzpomínané čtyři linky jsou všechny ostatní přivedeny na konektor K4 a tak k dispozici uživateli, ať již pro připojení tiskárny s rozhraním Centronics [49], klávesnice či iiných periférií.

Pokud se týká spojek B1 až B7, je prvních pět (tj. B1 až B5) určeno pro výběr typu přerušení, přičemž spojkou B6 je volena polarita přerušovacího impulsu. B1 tedy volí přerušení pro cyklus obnovy dat, B2 pro přidělovač, orgánizátor přerušení (sheduler), B3 pro tiskárnu, B4 pro vyslání a B5 pro příjem požadavku na přerušení sériovým stykovým obvodem. B7 pak volí polaritu výstupního signálu sériového stykového rozhraní RS232C. Polohy jednotlivých spojek jsou vyznačeny v celkovém zapojení desky vstupů a výstupů na obr. 37.

#### Modul č. 4 – deska řadiče pružných disků

Ústřední součástkou desky – obr. 38 – je moderní řadič 2797, IO<sub>7</sub>, jenž generuje veškeré řídicí signály pro pohonnou jednotku (jednotky) pružného disku = diskety (step, dir, side select, write-gate, writedata, track greater 43). Řadič rovněž zpracovává pomocné signály snímané z pohonné jednotky (index, read, write protected, ready). Všechny signály, jež jsou vysílány na pohonnou jednotku či z ní přicházejí, procházejí oddělovacími zesilovači IO<sub>2</sub> a IO<sub>10</sub>. Tak je zajištěno, že případný defekt pohonné jednotky neohrozí obvod řadiče. Řadicí signály jsou

přiváděny či odebírány z dvojice konektorů K2 a K3, z nichž první, padesátipólový, je určen pro připojení osmipalcových standardních jednotek, druhý pro připojení minidisketových jednotek 5,25", případně i mikrodisketových jednotek (kompatibilních s minidisketovými).

Na desce je i generátor synchronizačního signálu ( $IO_8-1/2$  74LS00) s krystalem 8 MHz, na nějž navazuje binární dělič  $IO_4$ , 74LS393. A protože řadič potřebuje jiný kmitočet pro standardní diskety (2 MHz) a jiný pro mini a mikro (1 MHz), obstarává přepínání zvoleného kmitočtu logika složená ze dvou hradel OR ( $IO_9$ , 1/2 74LS32) a jednoho hradla NAND ( $IO_8$ , 1/4 LS7400) včetně invertoru  $IO_{10}$ , 1/8 74LS06.

Nastavení zvolené pohonné jednotky přebírá výstupní brána, jež je tvořena obvodem IO<sub>6</sub>, 74LS374. Ten též zajišťuje zapínání motoru pohonné jednotky. Obvod IO<sub>5</sub>, 74LS244, umožňuje programově číst tetrádu nastavenou spínači S, vyjadrující jak rychlost krokování hlavy, tak i typhustoty a druh diskety zvolené uživatelem, a to:

spínač  $S_4$  – rychlost krokování R1: 0 0 1 1 čas v ms pro 5,2": 6 12 20 30 spínač  $S_3$  – rychlost krokování R0: 0 1 0 1

spínač  $S_3$  – rychlost krokování R0: 0 1 0 1 čas v ms pro 8'': 3 6 10 15 spínač  $S_2$  – hustota diskety: 1 = jednodu-

chá, 0 = dvojitá,

spínač  $S_1$  – druh diskety: 1 = 8'', 0 = 5,25''. Pokud by bylo zapotřebí připojit k počítači (desce) více než čtyři pohonné jednotky, např. osm, pak jsou vybírány dekodérem 1 z 8 typu 74LS138, umístěným mimo

modul č. 4, jenž je buzen signály DS0, DS1 a DS2 z desky do svých vstupů A, B a C. Jeho výstupy Y0 až Y7 pak již poskytují výběrové signály DS0' až DS7'.

Adresování desky je opět dáno obsahem paměti PROM IO<sub>1</sub>, 82S126, jež pracuje ve funkci dekodéru výběru. Signály z jejích výstupů po projití obvodem IO<sub>2</sub>, 1/2 74LS244, řídí tedy uvolňování IO<sub>3</sub>, IO<sub>5</sub>, IO<sub>7</sub> (řadič) a konečně IO<sub>6</sub>, pochopitelně v požadované sekvenci. To ostatně vyplývá z obsahu buněk na adresách 40 až 45 tabulky:

adresa	hodnota (hex)
0 až 3F	F
40	6
41	6
42	6
43	6
44	5 -
45	3
46 až FF	F

Představíme-li si hodnoty adresových buněk v bitovém vyjádření, tj. 0110, 0101 a 0011, vidíme, že ze čtyř obvodů jsou vždy dva uvolněny. Je zřejmé, že výměnou za jinou PROM či přivedením jiných adresových linek na její vstupy lze jednoduše změnit adresaci desky.

Monostabilní klopný obvod  $IO_{14a}$ , 74LS221, zajišťuje spolu se spojkou B7 potřebné časové zpoždění pro stabilizování hlavy jednotky, než mohou být ukládána platná data. Zpoždění je dáno vztahem  $t_{zp}=0.7R_6C_{11}$ ; je možno je tedy podle použitého typu pohonné jednotky případně měnit změnou odporu rezistoru či kapacity kondenzátoru. Druhý monostabilní obvod,  $IO_{14b}$ , 1/2 74LS221, definuje délku čtecích impulsů z jednotky. Tím je dosaženo větší spolehlivosti přenosu.

Rovněž monostabilní obvod IO<sub>13</sub>, 74LS122, slouží ke zvětšení spolehlivosti zápisu a čtení. Je nastaven na začátku každé operace čtení či psaní a kontinuálně znovu nastavován, byla-li operace okamžitě úspěšná. Protože řadič se snaží při neúspěšné operaci po dobu pěti otáček jednotky získat přístup, nebylo by v této době realizováno obnovení obsahu paměti. To by ovšem mohlo znamenat ztrátu dat; aby se tomu zabránilo, přeruší se uvedená funkce řadiče.

Tak se však vytváří poněkud komplikovaný čtecí či zápisový přístup. Má-li být čten nějaký sektor, synchronizuje se řadič na tento sektor, nad nímž se právě nachází univerzální hlava. Je-li to (případně) sektor, ležící před sektorem, určeným k čtení, je započato se čtením asi 1 ms před očekávaným objevením se nového sektoru. Jestlíže řadíč tento sektor nenalezne, je obvodem IO13 generováno přerušení, jež zastaví čtení. Nyní může následovat obnova obsahu paměti. Současně čeká řadič opět na sektor nacházející se před určeným ke čtení. Objeví-li se nyní tento sektor, je pochod obnoveně čtecí započat.

Náročná logika se tedy stará výhradně o to, aby byl při neúspěšném čtení nějakého sektoru obsah dynamické paměti obnoven. Programové rutiny, které to zabezpečují, jsou již implementovány v obslužném programu počítače c't 86. Má-li tedy být nějaký sektor čten nebo zapsán, musí být z monitoru vyvolána příslušná rutina.

Naznačený problém vyvstává přirozeně též při formátování a popisování nějaké diskety. Po povelu "formátuj disketu" by musel řadič vyčkávat 166 ms u jednotek 8" a 200 ms u jednotek 5,25" než by mohl započít s formátováním. Během této doby by bylo ale vyřazeno přerušení pro obnovu dat, což by opět mohlo vést ke ztrátě obsahu paměti. Proto se odbývá formátování či zápis podle následujícího schématu:

poté, co se objevil indexový otvor diskety, je znám čas jedné otáčky. Ten je u standardní diskety 166 ms a u minidiskety 5,25" pak 200 ms. Okamžik před tím, než se indexový otvor opět objeví, může být přerušení pro obnovu dat (refresh interrupt) vyřazeno a vydán zápisový signál. Byl-li tento pochod úspěšný, je opět nastaven monostabilní obvod (jenž by vydal přerušovací impuls), čímž je zabráněno zastavení pochodu. Jsou-li nyní zapisována data na disketu, je dynamická paměť automaticky obnovována [52], protože data jsou čtena z dynamické paměti ve stoupajícím pořadí. Podle pramene [51] je deska paměti koncipována tak (modul č. 2), že ve spolupráci s obslužným programem jsou data paměti obnovována jak při zápisu na disketu, tak i při čtení, a protože zápis či čtení se děje po sektorech, kde průměrná doba připadající na jeden sektor je 166:26 = 6,38 ms, je interval přerušení pro obnovu dat postačující.

A nyní několik slov ke spojkám B1 až B10, jejichž polohy jsou vyznačeny na obr. 38. Spojkou B1 se volí spouštění motoru pohonné disketové jednotky, a to buď programově — počítačem (spojeno 1—2), nebo fixně (2—3). Obdobně spojka B2 svojí polohou určuje, zda bude univerzální hlava přikládána k disketě počítačem (poloha 2-3), nebo je trvale v přítlaku (1-2, jen pro krátkodobé testování). Pozice spojek B3 a B5 určují prioritu přerušení, a sice B3 pro obnovu obsahu dynamické paměti, B5 pak pro požadavek na přerušení, vycházející z desky řadiče. Spojkou B7 se zavádí časové zpoždění pro uklidnění hlavy. Spojka B8 propojuje vedení READY s přepínací logikou. U jednotek 5,25" musí být vždy osazena. Spojka B9 se používá jen pro testovací účely desky; její zasunutí mění úroveň z H na L na vstupu 22 TEST řadiče, čímž je možné nastavit trimry  $P_1$  a  $P_2$  předepsaná napětí na vývodech 18 (1,5 V) a 33 (1,4 V). (Výhodnější je nastavení pomocí osciloskopu; na vývodu 18 musí být impulsy o šířce 500 ns a na 33 o šířce 200 ns. Pro nastavení musí být ovšem na adresu 88H brány vložena nula. K nastavení ještě patří seřízení trimru C3 tak, aby na vývodu 16 byl kmitočet 250 kHz.) Konečně spojka B10 — je-li zasunuta — zavádí automaticky se signálem TG43 prekompenzaci zápisu [51], používanou u standardních osmipalcových disket, nutnou pro zápis pro stopy od 43 výše

Až deska řadiče vytváří tedy z počítače profesionální výpočetní prostředek, pracující s výkonným operačním systémem. V daném případě počítač využívá OS CP/M-86 [62]; mohl by však pracovat též s OS MS-DOS, či s jiným.

Ačkoli deska řadiče byla vyvinuta jako jeden z modulů šestnáctibitového osobního počítače, může spolupracovat též s osmibitovými mikropočítači, pokud jejich sběrnice odpovídá standardizované sběrnici ECB (nerozšířené, tj. s kontaktními řadami A a C po 32 vývodech). Z toho důvodu — pro případnou aplikaci — uvádíme na obr. 39 rozložení součástí modulu na desce evropského formátu o rozměrech 160 mm × 100 mm.


Čtyřmodulové provedení — jako ukázka — je charakteristické pro koncepci zapojení osobního mikropočítače, používajícího pro komunikaci a indikaci obrazovkový terminál s klávesnicí. Doplněním základního provedení popsaných čtyř desek o další moduly, jako je deska obrazovkového monitoru CRT, deska řadiče tuhého disku typu Winchester, deska barevné grafiky v rastru 640 × 400 či 640 × 200 bodů, atd., lze získat autonomní modulový osobní počítač (tj. nevyžadující k provozu připojený obrazovkový terminál s klávesnicí).

#### Obslužné programy a operační systémy

Má-li kterýkoli mikropočítač či mikroprocesorový systém být provozuschopný, musí být vybaven obslužným (provozním) programem, uloženým v pevné paměti ROM, tzv. monitorem. Tento obslužný program pak umožňuje nejen komunikaci mezi uživatelem a počítačem, ale určuje i způsob práce daného zařízení a rozsah jeho komfortnosti — pochopitelně v úzké provázanosti s jeho technickým vybavením (hardware).

Jinými slovy řečeno, obslužný program je určité, pro daný typ počítače vyvinuté a ověřené programové vybavení, jež splňuje požadavky ze strany uživatele na tento technický prostředek [49], [54].

Jsou-li požadavky uživatele rozsáhlé, je zřejmě rozsáhlé i příslušné programové vybavení. Naopak, jsou-li požadavky uživatele skromné (a tak tomu bylo ještě nedávno u osmibitových jednodeskových systémů pro školní či předváděcí účely), je programové vybavení úměrné nezbytnému počtu nutných instrukcí. Tak se tedy setkáváme s monitory nerozsáhlými, zabírajícími v pevných pamětech ROM rozsah kolem 500 až 1000 slabik, vyznačujících se malým počtem povelů. Naproti tomu existují "komfortní" monitory, zabírající rozsah čtyř až šestnácti kiloslabik (4 až 16× 1024 byte), pro něž je typický



Obr. 39. Rozmístění součástí řadiče pružného disku

značný počet povelů - řádu desítek. Takovéto monitory jsou již ovšem přizpůsobeny k spolupráci s operačním systémem - toho či onoho druhu nacházejícím se zpravidla u osobních počítačů na pružném disku.

Operační systém (OS) představuje určitý objem programového vybavení, splňujícího vyšší požadavky uživatele na daný technický prostředek — osobní počítač. Operační systém je jistou nadmnožinou monitoru; rovněž tak je možné definovat monitor jako "nejjednodušší" operační systém.

Pro operační systémy je určující: orientace na konfiguraci počítače

s pružnými nebo tuhými disky

možnost plnit složitější požadavky, zejména práce se soubory (formátování disket, generování a čtení adresáře, generování a přesuny souborů, sestavování a spouštění programů, kopírování souborů, disket atd.),

možnost snadno komunikovat s perifériemi, i speciálními (bodovou vratnou grafickou tiskárnou, příp. i několikabarevnou, se souřadnico-vým zapisovačem a digitizérem, s ukazovátkem typu "myš" atd.),

uložení (rezidentnost) na disketě (ačkoli jsou známa provedení některých OS — jako je CP/M — jako firmware v EPROM),

spolupráce s monitorem, jehož roz-šířené "tělo" někdy obsahuje na konfiguraci počítače vázanou část operačního systému, zvanou BIOS basic input output system, vždy však rutinu pro zavedení pružného - boot start. (BIOS se v paměti ROM nachází právě u osobních počítačů IBM-PC.)

K operačním systémům se ještě vrátíme. Nyní ukážeme základní povely obslužného programu/monitoru osobního počítače c't 86; jejich stručný popis umožní čtenáři získat představu výkonnosti typického monitoru, umožujícího práci modulově sestave-ného počítače i bez vnějších paměťo-

vých médií.

#### **Povely monitoru**

Povely musí být zadávány vždy na začátku řádku (na obrazovce). Povel se v daném případě skládá vždy z písmene a několika parametrů v hexadecimálním tvaru. Parametry jsou oddělovány mezerou (space). Nejsou-li parametry zadány, použije program hodnot z předcházejících zadání. Je-li zadáno méně než pět znaků (v relativním módu méně než pět), doplní monitor zadání o nuly na místech vyšších řádů.

– absolutní mód

Při tomto způsobu je možné bez zadání přistoupit segmentového registru přímo do celého rozsahu paměti. To je užitečné pro rychlý test, i když to neodpovídá koncepci fy Intel. Povel nevyžaduje parametr.

B (breakpoint) — zarážka

Tímto povelem, za nímž musí následovat jako parametr adresa, je program zastaven na zvolené adrese. V relativním módu CPU je zarážka vložena relativně ke kódovému registru. V absolutním módu je zarážka (0CCH) vložena na absolutní zadanou adresu.

kódový registr

Parametrem tohoto povelu je vyšetřovaná kódová oblast určena; povel má smysl jen v relativním módu CPU.

- datový seament

Též tento povel je smysluplný v relativním módu. Parametrem je určena vyšetřovaná datová oblast.

E (execute) — provedení

Tímto povelem, za nímž následuje jako parametr adresa, je odstartován pro-gram, a to právě od zadané adresy. Ovšem na začátku musí být nejprve registr kódového segmentu povelem "C" naplněn odpovídajícím kódovým segmentem (v relativním módu), nebo první (největší) číslicí z pětimístného zadání parametru povelem "E" (v absolutním módu). Byl-li však parametr zadán méně než pěti číslicemi, je registr kódového segmentu naplněn výrazem 0000. V každé případě však je ukazatel instrukce (instruction-pointer) naplněn nižšími čtyřmi řády zadaného parametru. Má-li po provedení programu následovat skok do monitoru, musí jako poslední instrukce programu být uvedena slabika 0CCH — což způsobí skok na obslužnou rutinu zarážky. Ta vydá obsahy registrů CPU, po čemž se přihlásí monitor.

. F (flopboot change) — změna pořadí pohonných jednotek

Má-li být náhrán do počítače operační systém nikoli z jednotky pružného disku, technicky označené jako první, ale z jiného, pak parametrem citovaného povelu je určena či změněna zdrojová iednotka.

. H — hexadecimální aritmetika Povel zajistí zobrazení výsledku součtu a rozdílu dvou šestnáctkových čísel, zadaných jako parametry povelu.

I (input) — čtení ze vstupní brány Povelem je dotazována parametrem označená vstupní brána. Je vydána adresa brány a sejmuta hodnota.

M (modify) - modifikace obsahu paměti

Tímto povelem je zobrazen obsah adresované paměťové buňky, jenž může být návazně změněn či ponechán beze změny - odsouhlasen. Parametr povelu určuje startovací adresu, stisknutím klávesy RETURN se schvaluje obsah indikované buňky následující. Vypsáním šestnáctkového čísla se mění obsah zobrazené slabiky, stisknuse vyvolá obsah buňky tím kláves ":" předcházející.

O (output) - vydání informace z výstupní brány

První parametr tohoto povelu určuje adresu výstupní brány, druhý pak obsah vydávané informace.

P (printer) — výpis na tiskárně

Vloží-li se za parametr povelu "1", pak tiskárna připojená k rozhraní Centronics tiskne shodné znaky s těmi, jež jsou vysílány na obrazovku terminálu (kopírování obrazovky).

. – relativní mód

Při tomto způsobu jsou všechny adresové kalkulace vztaženy na obsah datového popř. adresového registru.

S (single step) - krokování

Tímto povelem může být libovolný program prověřován instrukci po instrukci. Po každé provedené instrukci se skáče do monitoru; stisknutím klávesy RE-TURN je provedena následující instrukce.

T. (tabulate) — vytváření tabulek obsahủ paměťových buněk

První parametr za povelem "T" označuje adresu buňky, od níž má být znázorňován obsah paměti, druhý parametr udává ukončující adresu zobrazovaného úseku paměti . V takto vzniknásleduje tabulce řádků dat v každém řádku po šestnácti slabikách

ještě jejich vyjádření v kódu ASCII. Pokud není požadováno, je nutno zadat za parametr libovolnou odlišnou od ..1"

V — přesun paměťového bloku

Prvním parametrem bloku je dána adresy počátku bloku, druhým pak adresa konce bloku, jenž má být přesunut. Třetí parametr vyjadřuje adresu počátku nového umístění paměťového bloku povelem "V". Blok musí být menší než 64 kiloslabik.

X (examine register) — zobrazení obsa-

hu registrů

Povelem "X" jsou znázorněny obsahy registrů procesoru. Následuje-li za znakem povelu "X" bezprostředně (tj. bez mezery) označení registru jeho zkratkou, je vydán jen jeho obsah. Ten může být buď odsouhlasen stisknutím klávesy RETURN, nebo změněn zadáním hexadecimálního výrazu.

– testování

Povelem "Y" a následným parametrem "1" až "6" je spuštěn jeden z testů, ověřujících správnou funkci té či oné desky či její části.

Z (bootstrap) – zavedení operačního

svstému

Po vyslání povelu "Z" (bez parametru) musí mikroprocesor prostřednictvím modulu č. 4 přečíst první sektor nulté stopy systémové diskety. A protože tím je vlastně nahrán zavlékací program, je jím možno pak z diskety číst téměř libovolné operační systémy a uvádět je do provozu. (Zaváděcí rutina po nahrání okamžitě spouští ten operační systém, jenž se na dané systémové disketě nachází!)

Z uvedeného výčtu povelů je zřejmé, že většina (16) jich je určena k programování mikropočítače ve strojním kódu; pouze povely "F" a "Z" se vztahují k operačnímu systému. Ten však - je-li již nahrán do operační paměti a spuštěn - se ovládá již svými vlast-

ními povely, viz např. [55].

Mikropočítače po svém vzniku byly vybavovány různými obslužnými programy, a posléze — po jejich dovybavení pružnými disky — operačními systémy. Mezi osmibitovými mikropočítači zaujal výsostné postavení operační systém CP/M, (Control Program for Mikroprocessor), jenž vyvinul Gary A. Kindall v sedmdesátých letech [49], [55] a jenž se v krátké době stal standardem; jeho prodejem a distribucí se zabývá firma Digital Research.

Existence šestnáctibitových mikroprocesorů fy Intel si vynutila vznik nových operačních systémů, jež by je podporovaly. Jako první se objevil QDOS (QDOS = Quick-and-Dirty Operating System) firmy Seatle Computer Products, jenž však bohužel není uni-- je příliš svázán s určitým verzální technickým vybavením. Proto byl očekáván nějaký lepší systém, až v roce 1980 uvedla na trh fa Digital Research operační systém CP/M-86, určený pro šestnáctibitové osobní počítače. Později přibyla nová verze, tzv. CCP/M-86 = Concurrent CP/M, poskytující uživateli možnost nechat na počítači současně probíhat několik úloh.

Mezitím vstupuje na trh mikropočítačů gigant výpočetní techniky, fa IBM, jež se do roku 1981 v této oblasti držela stranou. Její osobní počítač IBM PC - mimochodem vzniklý na objednávku mimo laboratoře IBM, je vyzbrojen quasišestnáctibitovým mikroprocesorem INTEL 8088. Jako operační systém používá tzv. PC-DOS, což je analogon operačního systému MS-DOS, distribuovaného firmou pro vývoj a prodej programového vybavení Microsoft Corp. A není bez zajímavosti, že MS-DOS vznikl vlastně z QDOS, ovšem poněkud vylepšeného, jehož poslední verzi zakoupil Microsoft právě od Sea-

tle Computer Prod.

V současnosti tedy existuje několik operačních systémů; z nich lze po-kládat za standardy jak CP/M-86 [62], [63], [64], tak i MS-DOS [57], [58] l když nacházíme určité podobnosti mezi CP/M-86 a MS-DOS, jsou navzájem neslučitelné, není možno mezi nimi přímo přenášet programy a mají i různé formáty pružných disků. Pokud se dále týká příbuznosti MS-DOS a PC-DOS, pak programy psané v prostředí MS-DOS mohou být spuštěny i pod PC-DOS — opačný přenos však není zaručen [54], PC-DOS totiž navíc používá firmware v paměti ROM (BIOS)

Dalším standardem a perspektivním systémem mini a mikropočítačů vyš-ších tříd je operační systém UNIX, jenž vznikl již v roce 1971 u fy Bell Laboratories; ovšem do roku 1975 doznal dalších šesti vylepšených verzí. Pak udělala fa Bell, prozíravý tah: dala systém prakticky zdarma k dispozici několika univerzitám na celém světě. Nejen že univerzity přispěly značnou měrou ke zlepšení systému, viz verze UCB - University of Carolina — ale studenti, jež se s ÚNIX seznámili důkladně za svého studia, po svém nástupu do praxe jej vyžadovali a tak se postarali o jeho další rozšíření. Pro systém UNIX je charakteristické:

modulárnost (skládá se z nezávislých modulů, takže uživatel se nemusí učit znát celý systém),

jednoduchost implementace (je psán v tvaru nezávislém na technickém

vybavení počítače),

pro nás zajímavé.)

programová podpora ve velkém množství aplikačních programů (vlastní systém je z 90 % vytvořen v jazyku C), mnohouživatelský provoz, napojování probíhajících procesů, snadné směrování v-v.

Kromě standardního UNIX existují kompatibilní firemní verze, jako je XE-NIX, VENIX, CROMIX atd. Není bez zajímavosti, že u nás v příštích letech bude rozvíjen UNIX jako jednotné unifikované prostředí počítačů SMEP. Nutno ovšem zdůraznit, že pro méně náročné uživatele je systém UNIX zbytečně rozsáhlý, a to jak pro délku kódu na disku, tak pro potřebu značně rozsáhlé operační paměti (1 MB) a tuhého disku. Proto u osobních počítačů se setkáme především s již uvedenými OS, a to CP/M-86 a MS-DOS či PC-DOS. (Záměrně se nezmiňujeme o operačních systémech jako je OS 8 či OS 9 a OASIS 16, určených též pro 16bitové počítače, neboť ty podporují odlišné typy mikroprocesorů, např. 68000 apod., takže v daném okamžiku nejsou

Operační systém MS-DOS je napsán v jazyku C a může být rekompilován pro práci s 16 bitovými mikroprocesory jiných výrobců než INTEL, a to např. Z8000 fy Zilog či 68 000 fy Motorola. Je jednosměrně kompatibilní s operačním systémem XENIX. Protože byl částečně modelován po existenci CP/M-80, emuluje skutečně všechna jeho systémová volání. Tak osmibitové programy, pracující pod CP/M, mohou být přeloženy do kódu 8086 a voláním z CP/M přirozeně odpovídají správná volání v MS/DOS. Ten používá na perifériích nezávislé vstupy-výstupy; to znamená, že každé periferní zařízení se

ieví počítači jako soubor dat (file) - je otevřen či zavřen, čten či přepisován. Tak např. všechny programy MS-DOS mohou "vyslat zprávu na obrazovku" a - nezávisle na technickém provedení uživatelova obrazovkového monitoru se tato zpráva na obrazovce objeví. MS-DOS je relokační, tím dovoluje svým programům využívat segmentaci procesoru 8086.

Snad nejvýznamnějším rysem operačního systému MS-DOS je na zařízení nezávislá grafika. MS-DOS používá standard fy ATT pro přenos teletextu v obohaceném formátu Telidon, zvaném PLP (presentation level protocol). A protože ATT v zámoří vlastní velký objem národních telefonních sítí, operační sytém, obsahující povely interpretující PLP, má obrovský význam. To dovoluje programátorům psát grafické programy, aniž by měli na mysli nějaký určitý osobní počítač. Programátor se tedy nemusí vůbec zajímat o technické vybavení počítače (předpokladem je návrh technického vybavení displeje návrhářem, jež je schopno interprete-vat povely PLP). V konstrastu s tím se jeví výrobky Apple, jež — i když mají neuvěřitelnou grafickou způsobilost — si předtím vyžádaly roky progra-mátorské práce, a to z důvodu poněkud bizarního technického rozvržení viz typy LISA, Mac Intosh.

Osobní počítač fy IBM používají odvezené verze MS-DOS, zvané IBM personal computer DOS = PC-DOS. A jak bylo uvedeno, část PC-DOS je v pevné paměti ROM počítače IBM-PC či IBM PC-XT. V této paměti však není jenom tzv. BIOS (basic input-output system), jenž zajišťuje zadávání a vydávání informací na obrazovce, klávesnici, pružném disku či tiskárně, ale též interpretr BASIC s poněkud omezeným souborem příkazů. Ten dovoluje ukládat (či číst) data a programy na kazetu. Ovšem na systémové disketě IBM je pod názvem BASICA povelové rozšíření k obsahu Basic-ROM, umožňující mj. operace s disketami

(Tzv. analogony IBM-PC = clones, na-bízené za pronikavě nižší cenu asijskými výrobci, zejména z Tajwanu, nejsou obvykle zcela kompatibilní s originály IBM-PC. Důvodem je právě zmíněná paměť Basic-ROM, jež je autorsky chráněná a jejíž licence není právě laciná. Vyhnutí se licenčním poplatkům vede k tomu, že se jednak na trhu nabízejí stavebnice osobních počítačů kompatibilních s IBM-PC bez této "romky", jednak se nabízejí tyto počítače s pamětí ROM s jiným obsahem. A to právě vede k nekompatibilitě, zejména v grafickém Basic GW apod.)

Odborníci soudí, že operační systém MS-DOS osobních počítačů postupně vytlačí své předchůdce, jako je např. uvedený CP/M-86. Avšak vzhledený k tomu, že pro něj již existuje celá řada užitečných programových vybavení i když v menším počtu než pro CP/M-80 — byly vyvinuty programové převodníky, umožňující vzájemně převádět programy jednotlivých systémů, z CP/M-86 na MS-DOS, např. a i obráceně: z PC-DOS na CP/M 2.2 atd, s respektováním použitých formátů disket.

#### Literatura

- [1] -: Die 16-bit-Premiere. Der 16-bit-Computer SDK 86 lässt bitten. CHIP 6/1979, s. 52 až 57. [2] SDK-86, MCS-86 System design kit. User's Guide, Manual Order No.9800 698A, firemní
- literatura Intel Corp., Santa Clara, CA 95051.

  1 Coffron, J. W.: Programierung des 8086/8088. Sybex Verlag GmbH: Düsseldorf 1985 (2. vydání).
- [4] —: Einführung in die Mikroprozessortechnik.

- Grundlagen, Entwurfsprincipien, Anwendungen. Learning Center Texas Instruments: Freissing 1977
- [5] Osborne, A.: Einführung in die Mikrocomputertechnik. te-wi Verlag: Mnichov 1977
- [6] iAPX 86, 88, 186 and 188 User's Manual, Programmer's Reference. Firemní literatura fy Intel Corp., Santa Clara, 1983, CA 95051.
- [7] SAB8086, 16-Bit Microprocessor. Siemens AG, Bereich Bauelemente, No.B/2428-101, Mnichov 1983.
- [8] SAB8088, 8-Bit Microprocessor. Siemens AG, No.B2-B3237-X-Bereich Bauelemente, X-7600, Mnichov 1984.
- [9] SAB8282/SAB8283 Octal Latch. Siemens AG, Bereich Bauelemente, No.B/2473-101, Mnichov 1981.
- [10] SAB8284A, SAB8284A-1, Clock Generator and Driver for SAB8086 Family Processors. AG, Bereich Bauelemente, Siemens No.B/2472-101, Mnichov 1983.
- [11] SAB8286/SAB8287 Octal Bus Transceiver. Siemengs AG, Bereich No.B/2474-101, Mnichov 1981. Bauelemente.
- 2] SAB8288 Bus Controller for SAB8086 Family Processors. Siemens AG, Bereich Bauelemente, No.B/2475-101, Mnichov 1981.
- [13] 8086/8086-2/8086-4 16-Bit HMOS Microprocessor. Firemní literatura fy Intel, Santa Clara 1981
- [14] Morgan, L. Ch.; Waite, M.: 8086/8088 16-Bit Microprocessor Primer. BYTE. McGraw-Hill: Peterborough 1982.
- [15] Ciferský, J. a kol.: Šestnáctibitový mikroprocesorový systém 8086, popis technického vybavení a strojového jazyku. ČSVTS FEL ČVUT: Praha 1984.
- [16] Kaňovský, J.; Šimek, J.: Mikroprocesorový systém 8086, základní údaje, scriptum. ČVUT: Praha 1985.
- [17] Schmidt, D.: SMP-E19: Ein vollständiger Mikrocomputer auf Einfach-Europakarte. Siemens Components 23 (1985), č. 6, s. 230 až
- [18] Scherer, Kl.: Umsteigen auf 16 bit? Siemens Components 21 (1983), č. 3, s. 86 až 92.
- [19] MC-Baugruppensystem SMP 16-bit Zentralcomputer. Siemens AG, Bereich Bauelemente, Nr.B2-B3391, Mnichov 1985.
- [20] SAB8086-Familie mit 10 MHz-Taktfrequenz lieferbar. Siemens Components 21 (1983) č. 3,
- [21] Böning, W.: ADMA, ein fortschrittlicher DMA-Controller für 16-bit-Mikrocomputersysteme. Siemens Components 21 (1983), č. 2, s. 43 až 47.
- [22] Ošmera P.; Nesvadba, J.: Úvod do problematiky šestnáctibitových mikroprocesorů. Sdělovací technika 11/1984, s. 401 až 410.
- [23] Rukovanský, I.; Nesvadba, J.; Sklenář, P.: K výkonnosti 16bitových mikropočítačů založených na mikroprocesoru 8086. Sdělovací technika 1/1985, a. 15 až 17.
- [24] H.B.: Aus gross wird klein, 16-bit-Computer im Taschenformat. CHIP 6/1983, s. 78 až 79.
- [25] Nachtmann, L.: PC-Tuning für 30 Mark, der V20 von NEC. CHIP 7/1986, s. 68 až 69.
   [26] Wadhawan, T.; Gupta, Sh.: Die neuen Mikroprozessoren der V-Serie. ELEKTRONIK
- 3/1986, s. 79 až 88. [27] —: Der Mikroprozessor 8086. CHIP 12/1985, s. 205 až 206.
- [28] Werner, K.: Der c't 86/Computer, ein echter 16-Bit-Computer zum Selbstbau. c't 1984, č. 1, s 45 až 52
- [29] Werner, K.: CP/M-86 und der c't 86. c't 1984. č. 2, s. 84.
- [30] Werner, K.: Der c't 86-Computer, část 2. c't 1984, č. 2, s. 85 až 87.
- [31] Hyan, J. T.: Mikroprocesor 8086. Ročenka Šdělovací techniky 1988. SNTL: Praha 1988. Praha 1986.
- **2]** *Hyan, J. T.:* 16bitový mikroprocesor 80186/80188 iAPX186/iAPX188. Ročenka [32] Hyan, Sdělovací techniky 1988. SNTL: Praha 1988.
- [33] -: Der 8086 in der Praxis. Markt und Technik Verlag: Haar bei München 1982.

[34] Lüke, P.: iAPX 186 — Der Superchip, Markt u. Technik Verlag: Haar bei München 1984.

[35] —: Das 8086/8088 Buch, Programmieren in Assembler u. Systemarchitektur. Markt u. Technik Verlag: Haar bei München 1982.

[36] Heywood, A. S.: The 8086 - An Architecture for the Future, část 1: Introduction and Glossary. BYTE červen 1983, s. 450 až 455; část 2: Instruction Set. BYTE červenec 1983, s. 299 až 320; část 3: Instruction Set Continued. BYTE srpen 1983, s. 404 až 426

[37] Simington, R. B.: The Intel 8087 Numerics Processor Extension. BYTE duben 1983, s.

154 až 175.

[38] Zingale, T.: Intel's 80186, a 16-Bit Computer on a Chip. BYTE duben 1983, s. 132 až 146.

[39] Willen, D. C.; Krantz, J. I: IBM-PC/XT Assembler - Programmierung CPU 8088, Tewi Verlag: Mnichov 1985.

[40] Rector, R.; Alexy, G.: Das 8086/8088 Buch, Programmieren in Assembler und Systemarchitektur. Te-wi Verlag: München.

[41] Thies, Kl.-D.: Die ASM86/ASM286 Makroassembler. Te-wi Verlag: Mnichov 1986.

[42] -: 8088-8086 Maschinensprachen Programmierung für IBM-PC und Kompatible. Ing. W. Hofacker, GmbH, Holzkirchen/Obb 1986.

[43] —: Intel 16 Bit Assemblerhandbuch. Interest Verlag: Kissing 1986.

[44] Hyan, J. T.: Úvod do mikroprocesorové techniky, problematika uplatňování mikropočítačů v uživatelské sféře ASŘTP. DT ČSVTS: Praha 1984, 2. vydání.

[35] -: iSBC 86/12 Single Board Computer Hardware Reference Manual. Intel Literature Department: Santa Clara 1982

[46] -: 8086 Assembly Language Programming Manual. Intel Literature Dept.: Santa Clara

[47] SDK-86 MSC-86 System Design Kit Assembly Manual. Intel Literature Dept.: Santa Clara

[48] Hyan, J. T.: Organizace některých význačnějších sběrnic. Ročenka Sdělovací techniky

1987. SNTL: Praha 1987.

[49] Hyan, J. T.: Mikroprocesor Z80 a jeho aplikace. Dům techniky ČSTVS: Praha 1986, 2. vvdání.

[50] Hyan, J. T.: Periferní paměťová media pro osobní počítače. Mikro-Quo-Vadis '88. UVTEI-Praha 1988.

[51] -: SAB2793A/2797A Floppy Disk Formatter/Controller Family. Siemens AG, Bereich Bauelemente, No. B2-B3352-X-X-7600, Mnichov 1987.

[52] Bayer, J.; Bllek, J.: Mikroprocesor 8086, struktura, pomocné obvody, mikroprocesorové systémy. Dům techniky ČSVTS: Ústí nad Labem 1984, 2. rozšířené vydání.

[53] Laub, L.: The evolution of mass storage. BYTE květen 1986, s. 160 až 172.

[54] Uhlíř, K.; Kubát, R.: Osobní počítač – nástroj inženýra. Sdělovací technika 5/1986, s. 180 až 183.

[55] Hyan, J. T.: Provozní systém CP/M. Amatér-

ské radio A9/1984, s. 340 až 342. [56] Feichtinger, H.: Kompatibilitäts-Irrglaube. mc 6/1986, s. 8.

[57] Pol. B.: CP/M-86 oder MS-DOS — oder was? Eine höchst subjektive Geschichte. mc

3/1984, s. 36 až 37. [58] *Smode, D.:* MS-DOS intern. Část 1, mc 10/1985, s. 70 až 73,

2, mc 11/1985, s. 122 až 126,

3, mc 12/1985, s. 64 až 66,

4, mc 1/1986, s. 54 až 58,

5, mc 2/1986, s. 87 až 89,

6, mc 3/1986, s. 102 až 105,

7, mc 4/1986, s. 98 až 104,

8, mc 5/1986, s. 92 až 97.

[59] Feichtinger, H.: Maschinensprache in MS-DOS, Eine ganz kleine Einfürung. mc 1/1986, s. 48 až 51.

[60] Feichtinger, H.: Dr. Osborne-AT, IMB-AT-Kompatibler in Selbstbau. mc 3/1986, s. 58.

[61] Feichtinger, H.: Dr. Osborne-AT, Schaltungsdeteils. mc 5/1986, s. 56 až 59

[62] -: CP/M-86 Operating System. Unser's Guide, vydání 1982, Digital Research, POB 579, Pacific Grove, CA 95950, USA.

[63] —: CP/M-86 System Guide. 2. vydání — červen 1981, Digital Research, POB 579, Pacific Grove, Ca 93950.

[64] —: CP/M-86 Operating System. Programmer's Guide, 3. vydání - leden 1983, Digital Research, POB 579, Pacific Grove, CA 93950.

[66] —: SID-86 Productivity Tool, Symbolic Instruction Debugger. User's Guide, 2. vydání březen 1982, Digital Research, ROB 579, Pacific Grove, CA 93950.

**[66]** Thies. K. D.: Die 8087/80287 numerischen Prozessorerweiterungen. Te-wi Verlag: Mni-

[67] Thies, K. D.: Das 8086-Systembuch. Te-wi Verlag: Mnichov 1986.

[68] Thies, K. D.: Die 8085/8086-Interfaces. Te-wi Verlag: Mnichov 1983.

[69] Palmer, J. F.; Morse, S. P.: Die mathematischen Grundlagen der Numerikprozessoren 8087/80287. Te-wi Verlag: Mnichov 1986.

[70] Scanion, L. J.: Die Assemblersprache des IBM-PC und XT. Markt u. Technik Verlag: Haar b. München 1985.

[71] Nieder, H. C.: MS-DOS Version 3. Markt u. Technik Verlag: Mnichov 1986.

[72] -: Microsoft-MS-DOS-3.1 Programmierhandbuch. Markt u. Technik Verlag: Mnichov

[73] De Voney, Ch.: Das MS-DOS Kompendium. Markt u. Technik Verlag: Mnichov 1985.

[74] Groff, J. R.; Weinberg, N.: Einführung in UNIX. Markt u. Technik Verlag: Mnichov 1984. [75] Thomas, R.; Yates, J.: UNIX-Anwenderhandbuch. Te-wi Verlag: Mnichov 1984.

[76] Stanka, Z.; Lösch, S.: UNIX-Führer durch das System. Te-wi Verlag: Mnichov 1984.

[77] Fey, J.; Huttenlohrer, R.: Das Betriebssystem XENIX. Markt u. Technik Verlag: Haar b. München 1986.

[78] Dědina, B.; Valášek, P.: Mikroprocesory a mikropočítače. SNTL: Praha 1983, 2. vydání. [79] Czerwinski, I.: MS-DOS, Ein Data Becker

Buch. Data Becker Verlag: Düsseldorf 1986.

[80] —: Der DATA BECKER Führer MS-DOS u. PC-DOS. Data Becker Verlag: Düsseldorf

[81] —: MS-DOS Einführung, Anwendungen, Tips u. Tricks für IBM-PC und -Kompatible, REDYSOFT. Ing. W. Hofacker GmbH, Holzkir-

chen/Olb, 1986. [82] Masters, R.; Lübke, M.: MS-DOS (PC-DOS) für den Anwender. RKW-Verlag + expert Verlag 1986, NSR.

[83] Gauthier, R.: Using the Unix System. Reston Publishing Co., Ind., A Prentice-Hall Company: Reston 1981 (Virginia, USA).

[84] Eager, B.: PC-DOS, Eine Einführung. Addison-Weslay Verlag: Bonn 1987.

[85] Smode, E.: MS-DOS für Insider. Franzis-Verlag: Mnichov 1987.

[86] Bodemann, H.: Das Handbuch für IBM PC und Kompatible. SYBEX Verlag GmbH: Düsseldorf 1986

[87] Andersen, D.; Gessin, J. M.; Warren, F.; Rodgers, J.: PC DOS Tips und Traps. Osborne/Mc Graw-Hill: New York 1986.

[88] Slípka, J.: Navrhování mikroprocesorových systémů. SNTL - ALFA: Praha 1985.

[89] Hyan, J. T.: Kodéry abecedně číslicových klávesnic. Ročenka Sdělovací techniky 1980, s. 155 až 169. SNTL: Praha 1979.

[91] -: ASCII - keyboard. Elektor květen 1983, s. 5 až 26 a 5 až 32.

[92] Hyan, J. T.: Videointerface mikropočítačů. Āutomatizace č. 2/1989.

[93] CRT Processor Display circuit EF9364AP. Firemní literatura THOMSON-CSF.

[94] Hyan, J. T.: Mikroprocesor Z80 a jeho aplikace. DT; ČSVTS 1986 (DT 3184).

#### Konstrukční část

#### Mikropočítačový modul s procesorem 8086

Nejjednodušší mikropočítač, který lze realizovat, je s procesorem 8088. nastaveným do minimálního způsobu (módu). A protože multiplexovaná adresovaná a datová sběrnice a řídicí signály procesoru jsou přímo slučitelné s obvody 8355, 8155 či 8755, je možno použít je jako stykové a paměťové obvody. Obsahují totiž na čipu logiku, dovolující demultiplexovat kombinovanou sběrnici pro přenos datových a adresových signálů. Navíc jsou to obvody víceúčelové, neboť mají na jednom čipu např. paměť RAM, vstupně/výstupní kanály a časovač. Je tedy možné sestavit s nimi rozměrově malý a obvodově neobsažný mikropočítač (obr. 40), jenž je navíc rozšiřitelný.

Vzhledem k tomu, že jsem při návrhu jednodeskového mikropočítače neměl k dispozici uvedené víceúčelové obvody, byl jsem nucen se s danou situací vyrovnat s běžnými obvody. Tak vznikl malý systém, jehož blokové schéma je

na obr. 41.

I když je mikropočítač na jedné desce, lze jej rozšířit o desky další – paměťové (v případě potřeby). V daném případě je samotná deska mikropočítače provozuschopná "sériově", přes obrazovkový terminál nebo dálnopis (je ovšem možné ji spojit s vnějším okolím i paralelně, např. pro řízení či ovládání vnějších zařízení). A jak je známo, takový terminál lze simulovat další jednou deskou, k níž je připojena klávesnice a obrazovkový monitor či neupravený černobílý televizor [49], [78].

Jak uvidíme dále, vystačí se pro dané zapojení s jednou deskou tzv. evropformátu, ského tj. o velikosti 100×160 mm, opatřenou na jedné kratší straně dvaašedesátipólovým nepřímým konektorem FRB, umožňujícím jak její propojení s případnými dalšími moduly stejných rozměrů, tak i testova-


cími pomůckami.

Povšimněme si nyní blíže blokového schématu: jádrem zapojení je šestná-ctibitový mikroprocesor 8086. Ten je buzen taktem z generátoru taktu 8284. Z jeho výstupu PCLK je odebírán signál pro dvojitou binární děličku 74LS393. Lokální multiplexovaná sběrnice je propojena se střadači 3x 74LS373, za jejichž výstupy se nacházejí potřebná adresová vedení v nemultiplexované formě. O zesílení a oddělení datové sběrnice (pro případné pozdější rozšíření) se starají obousměrné vysílače 2× 74LS245. Obě sběrnice jsou tedy zesíleny, takže případné připojení dalšího modulu nemůže nežádaně přetížit ve-

Paměť obslužného programu - monitoru — je zastoupena dvěma EPROM 2716 o celkové kapacitě 4 kiloslabik. Pro daný monitor je tato kapacita dostačující.

Datová paměť na desce modulu je

reprezentována dvěma paměťovými obvody CMOS o celkové kapacitě 16 kiloslabik. Pro učební a předváděcí účely je kapacita této operační paměti více než dostačující; pro vytvoření komfortnějšího mikropočítačového systému by ji bylo nutno rozšířit na 64, nebo lépe na 128 kiloslabik, což však dekodér výběru (dekodér 3) dovoluje. Přídavné paměti by však bylo třeba umístit na další desku.



jež současně plní úlohu převodníku podle standardu RS-232C [49], [52], [67]. Případný paralelní styk je možný

prostřednictvím paralelního programovatelného obvodu 8255 (v blokovém

schématu je vyznačen čárkovaně), jenž

dává uživateli možnost komunikace

třemi osmibitovými kanály. Výběr pamětí či stykových obvodů

obstarávají dekodéry výběru, jež se

vzájemně odlišují. To proto, že jimi

ovládané a uvolňované obvody jsou na

odchylných adresovaných úsecích. Dekodéry jsou celkem tři; první z nich je tvořen elektricky programovatelnou pamětí PROM, 74S287, ostatní dva jsou obvyklé obvody.

#### Technické vlastnosti mikropočítačového modulu

Počet desek: jednodeskový, 160×100 mm. Procesor: šestnáctibitový, µP 8086.

Úvodem je třeba říci, že inspiraci k celému zapojení poskytly prameny [1] a [2]; nicméně lze v zapojení vysledovat snahu po maximálním zjednodušení a zracionalizování, a to jak co do volby součástek (LSI), tak co do výběru moderních paměřových čipů CMOS. Zapojení mikropočítačového modulu je pro přehlednost na dvou obrázcích, obr. 42 a 43. Na obr. 42 je hlavní část, tj. mikroprocesor 8086 se svou lokální sběrnicí oddělenou zesilovači IO4, IO5, IO6, IO7 a IO<sub>8</sub>, dále sériový stykový obvod IO<sub>9</sub> spolu se svým dekodérem IO10, IO11 a jedním invertorem z IO12, generátorem hodinových impulsů IO2 a generátorem přenosové rychlosti IO3. Na obrázcích jsou i členy pro připojení k čelnímu konektoru pro spojení podle standardu RS-232C - V.24. Na obr. 44 je zbývající část zapojení mikropočítačového modulu, a sice paměťové obvody se svými dekodéry výběru. Paměť obslužného programu je ve dvou EPROM, IO<sub>13</sub> a IO<sub>14</sub>; její dekodér je IO<sub>17</sub>. Operační paměť tvoří dva obvody, a sice IO<sub>15</sub> a IO<sub>16</sub>; k nim přísluší dekodér výběru IO<sub>18</sub>. Pokud se nepoužije paralelní stykový obvod - pro nějž je na desce modulu místo - je deska osazena celkem osmnácti integrovanými obvody. To není právě zanedbatelný počet aktivních součástí, při daném záměru (pozdější rozšíření) je

ROM 4 KB, RAM 16 KB,

(64×).

sériový

3 kanály

(16×) nebo 75 až 2400 b.s<sup>-1</sup>

og

vnějškem:

Napájení: +5 V/0,7 A; +12 V/0.1 A

Přenosová rychlost: 300 až 9600b.s<sup>-1</sup>

Popis zapojení

seznámen s konfigurací modulu na

podkladě blokového schématu. Toto

schéma se v detailním zapojení skládá

z několika dílčích úseků, jež budou dále

Čtenář byl již v hrubých rysech

RS-232C, (paralelní -

Hmotnost: asi 250 a.


Paměť:

statická.

8 bitech).

však právě minimální. Je jistě zřejmé, že v praktickém provedení jsou datové vývody, označené šipkami, spojeny s datovými vývody, označenými kroužky. Totéž se vztahuje i na adresové vývody a vývody řídicích signálů (šipky a kroužky). Příslušné spoje byly vynechány pro lepší přehlednost. (A protože mo-

M/ĪŌ 7,3728 MHz dek.3 dek.2 CS S287 S133 LS138 ╢ 12 az 419 BHE MN/MX 8 ADO až AD15 3×LS373 μF A16 až A19 DUN RST RES 78 adresová ALE 42 41 oz A1 sbernice HLDA PCLK BHE 18 RD 20 WR ROM RAM WR ŌĒ ŌĒ. DT/R PIOSE 12245 DEN (6264) datová 6116 2×2716 sbernice SIO ~× WR 741.5393 CS PIO Obr. 41. Blokové zapojení mikropočítačového modulu s 8086 r připojení inálu D0 až D15  $R \times D$ RS232C "in amatérske! (1) (1) 31



dul byl realizován na montážní desce pouze s prokovenými děrami bez plošných spojů, osvědčil se autorovi systém kontroly drátových spojů na rubu desky právě "odškrtáváním" propojek šipek právě "odškrtáváním" propojek šipek s kroužky.) Přes uvedený počet součástí je však celé schéma poměrně jednoduché. Potřeba samostatných dekodérů výběru pro každý paměťový blok vyplývá z jejich odlehlosti. RAM se totiž nachází ve vyhraněném úseku od adresy 00000H do 03FFFh (a s rozšířením po 16 KB případně výše), zatímco paměťový blok ROM je na zcela opačném konci, tj. v úseku FF000h až FFFFh. Mimo paměť RAM je zavedeno tzv. úplné dekódování, nepřipouštějící nejednoznačný výběr. Dekodér sériového stykového obvodu je společný i pro případně použitý paralelní stykový obvod IO<sub>19</sub> (zakreslený jen v blokovém schématu na obr. 41). V tom případě je na jeho výběrový vstup CS přiváděn řídicí signál z IO10, a sice z výstupu Q2 (pro dolní polovinu datové sběrnice) nebo z Q1 (pro horní polovinu sběrnice). (Z uvedeného plyne, že při příp. osazení dvou kusů 8255 by bylo možné přenášet celé slovo v jen jedné operaci.)

Na místě dekodéru IO<sub>10</sub> je použita elektricky programovatelná paměť PROM typu 74S287. Její obsah pro daný účel musí být naprogramován takto:

A0	A1	A2	А3	A4	<b>A</b> 5	<b>A</b> 6	<b>A</b> 7	Q1	Q2	Q3	Q4
1	1	1	1	0	1	0	0	1	1	1	0
1	1	1	1	0	1	1	0	1	1	1	0
1	.1	1	1	1	0	0	0	1	- 1	0	1
1	1	1	1	1	0	1	0	1	1	0	1
1	1	1	1	1	1	0	0	0	0	1	1
1	1	1	1	1	1	0	1	0	1	1	1
1	1	1	1	1	1	1	0	1	0	1	1

pro všechny ostatní vstupní kombinace


Protože výběr pamětí z hlediska slov či slabik (sudých či lichých) je zásadně zajišťován signály A0 a BHE, zjednodušily se podstatně příslušné dekodéry IO<sub>17</sub> a IO<sub>18</sub>, takže se vystačilo s běžnými obvody


Jak známo, sériový styk se uskutečňuje domluvenou přenosovou rychlostí. Ta bývá u běžných terminálů zpravidla 600 b.s<sup>-1</sup> či 300 b.s<sup>-1</sup>: nenřekvaní však ani b.s<sup>-1</sup> či 300 b.s<sup>-1</sup>; nepřekvapí však ani rychlost 2400 b.s<sup>-1</sup>. A protože sériový styk je možný pouze při stejné přenosové rychlosti obou zúčastněných zařízení – v našem případě mikropočítačového modulu a obrazovkového terminálu – musí být dána možnost přenosovou rychlost

nějakým způsobem nastavit.

Kmitočet krystalu, stabilizujícího kmitočet generátoru taktu je 7,3728 MHz. Po dělení třemi přichází tedy na hodinový vstup mikroprocesoru signál o kmitočtu 2,4576 MHz - mikroprocesor tedy pracuje s polovičním možným kmitočtem bez vyčkávacích taktů a tedy i příp. s "pomalejšími" paměťmi. Uvedený kmitočet, vydělený šesti, je již základním vstupním kmitočtem dvojité binární děličky IO3, na jejíchž výstupech jsou uživateli k dispozicí potřebné násobky (16× nebo 64×) požadované přenosové rychlosti. Kmitočet lze přepínat propojkou spojenou ze dvou špiček (protikonektoru FBR) ve tvaru písmene U, zasouvaného do jedné z vícemístných pozicí zkráceného dutinkového konektoru typu FBR. V jednotlivých polohách jsou tedy k dispozici kmitočty, jež odpovídají přenosovým rychlostem podle tabulky:

poloha	kmitočet [kHz]	přenosová 1/16	rychlost [b.s <sup>-1</sup> ]
0	153,6	9600	2400
1	76,8	4800	1200
2	38,4	2400	600
3	19,2	1200	300
4	9,6	600	150
5	4,8	300	75





Obr. 46. Deska osazeného mikropočítačového modulu

Obr. 47. Pohled na modul μPC (viz foto na 1. str. obálky)

#### Obsah paměti IO 13

3 C A1 00
5 FC 31 E8
6 B 00 04
6 FC 31 E8
6 B 07 FC 25
6 E8 FF E8
6 B FF E8
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 C A2 6 00
6 FB C2 00
50 BP E8
64 SD 55 EC
50 SD 27
FC 36 E0
60 66 B4
61 D 55 E0
60 66 B4
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
61 D 67
6 00 B C 10 O A B B O O 2 E A D S F D C A S F D BBDD12A4B14655835060B09BEB1ECBFE350AB2001005503D03600B0400D51TC640055BF51EF7155BB5350C358B03B2000050AB3C007FBB8376470DFB FD001EB0002004746BAECCBFFBE66B0078BB79B7BB77D66B0FF6F0CDCC766BF01EB37FEB0666300BF71C06639FFFF0CDCC766BF01EB37F5B066630BF71C06639FFFF0CDCC766BF01EB37F5B0666630BF71C06639FFFF0CDCC766BF01EB37F5B0666630BF71C06639FFFF0CDCC766BF01EB37F5B0666630BF71C06639FFFF0CDCC766BF01EB37F5B0666630BF71C06639FFFF0CDCC766BF01EB37F5B0666640BF71C066BF01EB37F5B0666646BF01EB37F5B066664BF01EB37F5B066664BF01EB37F5B066664BF01EB37F5B066664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06664BF01EB37F5B06684BF 36F596E32F5083372001BE35399BB08B52166059EFF00619C499DC48A10E8BB2CF568BFD3F5586000B6668000CFFF00619C48A10E8BB2CF568BFF6006B8A005FFF00619C4BA10E8BB2CF56BBA10E8BA10E8BBA10E8 E907540184277810A600FE000A1FCB00304FFCB2080E5080B0B8161073B00150A7FE8883600500FB167C6886009900048080FF 00 00 36 50 AB AO EC 2A BA 00 59 26 3E A1 3E 50 17 F 6D 55 C4 00 A1 00 47 36 B FF 

Obsah paměti IO 14

slušné povely a data – s kontrolou na obrazovce terminálu, na níž se sledují i příslušné reakce mikroprocesoru a požadované výsledky. V tomto případě je modul připojen ke zdroji napájecího napětí a vhodně propojen třížilovým kablíkem s terminálem.

kem s terminálem.

Druhý způsob spočívá v použití běžného neupraveného televizoru (černobílého) ve funkci obrazovkového monitoru displeje. K tomuto (nákladnějšímu) způsobu využití je však třeba modul (zasunutý do tzv. "mateřské" rozváděcí desky s řadou protikonektorů) doplnit ještě o další stykový modul s řadičem obrazovkového rozkladu, vyrovnávací pamětí, vf modulátorem [49] a samostatnou klávesnicí. Rozváděcí deska umožňuje i rozšíření o další moduly, např. paměťové.

Pro provoz jakéhokoli počítačového

Pro provoz jakéhokoli počítačového systému je rozhodující jeho provozní (obslužný) program, uložený v pamětech ROM. V našem případě se jedná o monitorovací program uložený ve dvou pamětech EPROM, IO<sub>13</sub> a IO<sub>14</sub>, každé o kapacitě

Kdykoli je připojen mikropočítačový modul k napájecímu napětí nebo po stisknutí iniciačního tlačítka "reset" nejen že je mikroprocesor uveden do výchozích podmínek (inicializován), ale – byl-li v da-

ném případě v provozu – ukončí monitor jakoukoli právě probíhající činnost a přeide na inicializační rutinu. Ta nastaví přerušovací vektory 1 až 3 takto:

přerušení 1 – krokování povelem "single step"

přerušení 2 – NMI (nemaskovatelné přerušení), monitoruje vstup NMI, zda nepřechází do úrovně l

přerušení 3 – bod zarážky, používaný při povelu "go" (spuštění programu až

k testovacímu bodu).

Dále pak tato rutina inicializuje registry procesoru CS, DS, SS, IP a F1 na 00h a registr SP na 0100h (báze zásobníku). protože SP tedy ukazuje na adresu 100h, leží vnitřní zásobník (stack) v rozsahu 48 slabik v úseku D0h až OFFh. Z nich je vyhrazeno 26 slabik pro uložení obsahu registrů pro výše uvedené typy přerušení. Současně zobrazí monitor na displeji v první řádce svůj název a číslo verze, v druhé řádce pak tečkou (,,.") indikuje svoji připravenost k převzetí a vykonání jednoho z možných deseti povelů.

#### Povely monitoru

Monitor pracuje s deseti povely, z nichž poslední dva jsou méně významné, neboť se vztahují k spolupráci s již méně užívanou děrnou páskou. Povely jsou tyto:

1. D (display memory) - zobraz blok

paměti v určeném úseku.

2. X (examine-modify-register) - zobraz nebo změň obsah daných (daného) registrů (registru).

3. S (substitute memory) a případně změň obsah paměťových buněk od zadané adresy.

4. M (move) — přesuň blok dat v paměti na jiné místo.

I (port input) — převezmi a zobraz data ze vstupní brány.

6. O (port output) - vyšli data na výstupní bránu.

7. G (go) — předej řízení uživatelskému programu.

8. N (single step) - proveď jednu instrukci uživatelského programu.

9. R (read hex file) - načti soubor šestnáctkových dat z děrné pásky.

10. W (write hex file) - vyšli blok dat z paměti výstupní branou do děrovače děrné pásky.

#### Formát povelů, jejich odezvy

Povel D pro zobrazení dat má formát: D[W] < adresa startu > [ < adresa

konce > ] < cr >

kde údaje obsažené v závorkách ne-musí být zadány, zápis W pak znamená, že zobrazení je žádáno po slovech a nikoli po slabikách. Zobrazovaný blok nemůže být delší než 64 KB. Zobrazení se děje po šestnácti slabikách v jednom řádku, nebo po osmi slovech v jednom řádku, což bude dále ukázáno na příkladu zadání povelu a jeho odezvy po provedení:

Φ1 Zobraz obsah úseku v rozmezí 08h až 024h včetně, relativně k registru

DS

→ D DS:8,2 < cr >

0008 AC EE BA EA FE EC 24 OF 0010 74 FB E8 27 00 BA 00 00 43 80 FB AB C4 80 AA 04

0020 8A 4D 46 BA EA FF BO 87 EE BA E8

kde podtržené výrazy jsou odezvou počítače na provedený povel.

Φ2 Zobraz obsah paměťové buňky na adrese 024Fh relativně k registru

→ D 024F < cr > 02AF C3

Φ3 Zobraz obsah paměti po slovech v úseku 0FF000h až 0FF024h

DW FF00:0,2A< cr >

0000 A890 0098 0072 0087 4328 2027 3933 483C

0010 3EAA 12C3 4C45 2020 524F 4050 0000 000A

0020 A57F 0000 007D 8600 5006 303C

Povel se dá zrušit, popř. vydávání jednotlivých slabik či slov na obrazovku může být zastaveno v kterýkoli okamžik z klávesnice terminálu příkazem CTRL-C, nebo CTRL-S. Posledně imenovaný příkaz však pouze zastavuje provádění daného povelu, zatímco CTRL-C jej přímo zruší. Po zastavení příkazem CTRL-S lze opět pokračovat v dalším zobrazování obsahů příkazem CTRL-Q. Povel X pro zobrazení a změnu obsahu registrů má formát:

X [< reg >] [[< nový obsah >], ] < cr >kde < cr > - jako v předcházejícím případě - znamená ukončené zadání stisknutím tlačítka cr (carriage return), označeného leckdy jen "return", nebo "enter", či (u moderních počítačů druhu PC) nakreslenou zalomenou šipkou. Zadáme-li pouze X (s následným < cr >), pak se na obrazovce objeví obsahy všech čtrnácti registrů. Chceme-li však změnit jen obsah určitého registru, zadáme po X jeho označení, pak procesor vydá rovnítko a obsah zvoleného registru, následovaného pomlkou a mezerou. Nyní lze zapsat nový obsah a stvrdit jej stiskem < cr > nebo — místo stisku "cr" zapsáním čárky (",") sdělit monitoru, že se požaduje vydání obsahu následujícího registru.

Příklady:

Φ4 Zobraz obsahv všech registrů! <u>-</u>X < cr >

AX=004C BX=0008 CX=000A DX=F FEA SP=0100 BP=D3EB SI=8213 DI=0001 CS=0010 DS=0010 SS=0000 ES=0000 IP=001E FL=E047

Φ5 Změň obsah registru CS a zobraz obsah následujícího registru! ∸X CS=<u>0010</u>- 2A,

DS=0010- < cr >

rovněž v těchto příkladech je podtržením vyjádřena odezva počítače na zadané povely. Tato podtržení nejsou na obrazovce monitoru generována; zde jsou uváděna pouze z důvodu lepší rozlišitelnosti, co zadává uživatel a co generuje jako odezvu počítačový modul. Registry následují za sebou vždy v uvedeném pořadí a označují se uvedenými zkratkami.

Povel S se používá pro zobrazení obsahu slabiky či slova zvoleného paměťového místa. Indikovaný obsah může být následně změněn. Povel má formát:

S [W] < adresa >, [[nový obsah],]

Není-li zadána hodnota segmentové adresy, je použit běžný obsah kódového registru CS. Po uložení adresy zobrazované slabiky musí vždy následovat oddělovací čárka, zapsaná z klávesnice. Pak vydá monitor obsah adresovaného místa v paměti, ukončeného pomlkou a mezerou (což indikuje, že monitor čeká na změnu novým datem, či stvrzení stávajícího obsahu stisknutím "cr"). Rovněž zde je možno

vyžádat si vydání obsahu dalšího místa zapsáním "," místo ukončujícího "cr" Je-li použit povel SW pro zobrazení slova, je nejprve vydán obsah následné paměťové buňky provázené v zápětí adresované obsahem paměťové buňky. Obdobně, při změně obsahu slova, je první slabika (tj. dva šestnáct-kové znaky) zapsána do následné buňky, zatímco druhá slabika je zapsána do adresované buňky.

Φ6 Zobraz obsah buňký paměti ROM na adrese 0FF000h!

-S FF00:0, 90- < cr >

Φ7 Zobraz obsah buňky paměti RAM na adrese 050h, relativně k-registru DS a změň obsah buňky na adrese 051h na OF6h!

∸S DS:50, <u>E4</u>- , 0051 A4- F6 < cr >

Φ8 Zobraz a změň obsah vrcholového slova zásobníku!

-SW SS:SP, C98C - C98A < cr >

Φ9 Zobraz obsah paměťových buněk v paměti RAM v úseku 0100h až 0107h relativně k registru CS a změň obsah buňky na adrese 0105h z 0FAH na 0BAh!

SW 100, 3FF3-, 0102 FA7B-, 0104 FA77- BA77, 0106 C4F1- < cr >

Povel M, jímž se přemisťuje blok dat v paměti do jiného úseku, má formát: M < adresa počátku >, < adresa konce > , < počáteční adresa určení > < cr >

Podobně jako u povelu D a S i zde je koncová adresa relativní k hodnotě adresy segmentu, specifikované nebo zahrnuté v adrese počátku. (Není-li adresa segmentu specifikována, je implicitně použit segment CS.) Délka přemístitelného bloku je limitována na max. 64 KB.

Protože blok dat se přemisťuje po slabikách, lze tento povel použít k vyplnění zvoleného úseku paměti zvolenou konstantou. To je realizovatelné specifikováním takové adresy místa určení, jež je o jednu větší než je adresa počátku. Pak je naplněn blok paměti od adresy počátku do adresy konce zvětšené o jednu tou konstantou, jež je uložena na adrese počátku. Konstanty se zvolí povelem S pro buňku o adrese počátku bloku, jehož provedení předchází vlastnímu vyplnění daného bloku konstantou.

Φ10 Přesuň obsah úseku vymezeného adresami 0100h až 015Áh na místo určení, začínající adresou 0600h, relativně k registru CS!

→M 100,15A,600 < cr >

Φ11 Přesuň obsah úseku vymezeného adresami 0200h až 0250h, relativně k registru DS, do úseku paměti začínající na adrese určení definované hodnotou segmentu rovné registru ES+010h a ofsetem 02Ch! →M DS:200,250,ES+10:2C < cr >

Φ12 Vyplň úsek paměti vymezený adresami 0250h až 0310h, relativně k registru CS, konstantou AAh!

→S 250, <u>C4</u>- AA < cr >
→M 250,30F,251 < cr >

Amatérske 1

Povelem i je přebírána slabika nebo slova ze vstupní brány a je zobrazena na displeji. Povel má formát:

I [W] < adresa brány >,[,] < cr > Protože adresování vstupních a výstupních bran je omezeno na 64 KB, není dovoleno používat pro adresaci označení segmentu. Po vložení adresy brány je vyžadováno označení čárkou (","), má-li být na displeji zobrazena vstupní slabika či slovo. Každá následující čárka způsobí zobrazení právě sejmutého data z adresované brány, a to na novou řádku. Povel se ukončuje tlačítkem < cr >

Povel I (a rovněž následující povel O) je používán pro přenos vstupně/výstupních dat z bran stykového obvodu 8255 pokud je osazen. Adresy jeho tří kanálů pro dolní polovi-

nu datové sběrnice jsou: P2A — FFF8h, P2B — FFFAh, P2C — FFFCh,

pro horní polovinu pak:

'P1A — FFF9h, P1B — FFFBh, P1C — FFFDh.

Φ13 Vstup jednoho slova z paralelních bran kanálů P1A a P2A (tj. dvou stykových obvodů 8255):

∸IW ÉFF8

A2C4 < cr >

Φ14 Vstup několika slabik z brány kanálu P2C:

-I FFFC,

<u>F</u>0,

<u>00</u>,

<u>A7,</u>

Povel O pro vydání slabiky nebo slova,

O [W] < adresa brány >, < datum > [,< data >] < cr >

Protože stykové obvody 8255 jsou při inicializaci<sup>°</sup> naprogramovány iako vstupní, je nutno před použitím povelu O pro vydávání dat je přeprogramovat do výstupního módu.To je ovšem možné realizovat také povelem O, ovšem na adresu řídicí brány řídicí slabikou či slovem, určující pak výstupní (popřípadě zpětně vstupní) mód. Pro dolní polovinu sběrnice P2 je řídicí adresa FFFEh a řídicí slovo výstupního módu 80h (vstupního 9Bh), pro horní polovinu P1 jsou to FFFFh, 80h (9Bh), pro obě poloviny pak FFFEh, 9B9Bh,

(8080h). Povel O (output) se též ukončuje stisknutím klávesy enter ("cr"), čárka vyvolá vydání následného slova nebo slabiky, viz příklady:

Φ15 Modifikuj paralelní brány stykového obvodu 8255 jako výstupní!

<u>←</u>0 FFFE,80 < cr >

Φ16 Vydej několik slabik bránou P1C! -0 FFFD,1A,

-4C,

**∸2A**,

--90 < cr >

Povelem G (go) se předává řízení procesoru 8086 ze sériového obslužného programu (monitoru) na uživatelský program uložený v paměti. Povel má formát:

G [< adresa počátku >] [,< adresa zarážky >] < cr >

Po zadání povelu G je odezvou mikropočítačového modulu vydání adresy, na níž ukazuje programový čítač IP a obsah buňky jím adresované; adresu počátku lze zadat až po uvedené odezvě počítače a program se spouští klávesou enter (=< cr >). Zastavit provádění programu — zejména nalézá-li se ve smyčce — lze systémovým tlačítkem "reset" (nacházejícím se přímo na modulu), nebo tlačítkem interrupt" (pokud jím modul doplníme

Povel umožňuje vložit adresu zarážky, tj. adresy, na níž se má testovaný (ověřovaný) program zastavit. Zarážka má stejný účinek, jako kdybychom v daném bodě stiskli tlačítko "interrupt". Tehdy je řízení vráceno monitoru, obsahy registrů jsou uloženy do zásobníku a na displeji je vydána zpráva:

BRaaaaa:bbbb,

kde "aaaa" je hodnota registru CS a "bbbb" je hodnota programového čítače IP. Následuje-li další povel G, pak program pokračuje od adresy zarážky.

Φ17 Předej řízení uživatelskému programu na startovací adrese 0390h, relativně k registru CS!

-G 0000- EC 3DO < cr >

Φ18 Předej řízení programu na startovací adrese 12.0h a zastav se na zarážce 12:37h:

-G <u>020E- 24</u> 12:0,37 < cr > BR @ 0012:0037

Povel N (single step) je určen ke krokování programem, tj. k provádění vždy jen jedné instrukce uživatelského programu. Povel má formát:

N [< adresa počátku >], [[< adresa počátku >], ] < cr >

Po jeho zadání monitor vydává adresu programového čítače IP (tj. ofset adresy příští instrukce, jež má být realizo-vána) a slabiku buňky označenou registry IP a CS. Je-li požadováno krokování od určité adresy, zadá se tato po N jako adresa počátku. Obsahuje-li adresa počátku označení segmentu, jsou mo-difikovány oba registry, tj. IP a CS. Po vložení čárky je provedena adresovaná instrukce a řízení je vráceno monitoru; ten uloží obsahy všech registrů a vydá adresu a slabiku následující instrukce (připravené k provedení) na další řádku. Každou následující vloženou čárkou je provedena následná instrukce; enter (< cr >) ukončuje povel.

Φ 19 Krokuj několika instrukcemi od počáteční adresy 0100h relativně k registru CS.

-N 0000- 90 100, 0102-8E, 0104- BA 0107- BO. 0109- EE. 010A- BA< cr >


#### Deska obrazovkového řadiče


V současné době je zvykem používat jako víceřádkový alfanumerický displej obrazovkový monitor. Na obrazovce lze poměrně dobře znázornit 12, 16, 24 více řádků, přičemž počet znaků na řádku se z původně třicetidvou přes dvojnásobek ustálil (díky IBM PC) na osmdesáti. Je třeba však mít na paměti, že větší počet zobrazovaných znaků v řádku klade vyšší nároky na přenosové vlastnosti celého obrazovkového monitoru (šířka pásma až 18 MHz oproti 6,5 MHz běžných televizorů), proto v třídě domácích počítačů (u nás zastoupeny převážně počítačem Sinclair Spektrum) je řádek prezentován 32 znaky.

Obrazovkový displei - ve svém prvním klasickém provedení - si vyžádal použít až třista integrovaných obvodů TTL střední složitosti. Postupem času spolu s tendencí využívat stávajících televizních přijímačů jako monitorů se nutný počet obvodů zmenšil asi na 50, přičemž tří až jednodeskové provedení bylo koncipováno pouze jako rozhraní mezi mikropočítačem a televizním přijímačem či obrazovkovým monitorem. A protože toto řešení z hlediska příkonu a spolehlivosti nebylo nejvýhodnější, zavedli někteří výrobci (National Semiconductor, Sescosem, Intel. Siemens, ...) do svého výrobního programu obvod LSI - řadič obrazov-Tyto řadiče vykonávají víceméně většinu funkcí požadovaných pro zobrazování informací na obrazovce, přičemž snižují celkový potřebný počet obvodů rozhraní; některé (Siemens SAB8275) umožňují připojit i tzv. světelné tužky. Řadič, který si popíšeme, je výrobkem fy Sescosem, typ EF9364AP. Provádí potřebné funkce samostatně s podporou několika integrovaných obvodů, a je jádrem dále popsaného rozhraní. Toto rozhraní se vkládá mezi mikropočítačový modul a TV monitor, přičemž se k němu ještě připojuje alfanumerická klávesnice (s paralelním výstupem), tedy tak, jak bylo jako alternativa b) naznačeno na obr. 45.


#### Koncepce rozhraní

Jak již bylo řečeno, tvoří hlavní část rozhraní řadič, jehož tvar pouzdra (DIL





Obr. 49. Blokové schéma rozhraní s obrazovko vým řadičem



Obr. 50. Zapojení neladěného modulátoru, osazeného jedním obvodem TTL

15 se 40 vývody) i vnitřní struktura jsou na obr. 48. Vzhledem k poměrně malému počtu dalších podpůrných součástí — IO a tranzistorů — Ize rozhraní umístit na jednu desku evropského formátu (160 × 100 mm), jež tak vytváří univerzální modul.

Jednou z důležitých funkcí řadiče je synchronizace TV obrazu. Řízen krystalovým oscilátorem, vestavěným v obvo-du, generuje řadič ve vyhovujícím při-blížení normě CCIR odpovídající synchronizační signál, obsahující jak řádkové, tak i obrazové synchronizační impulsy. Tentýž oscilátor řídí čítač displeje, jenž je určen pro adresování generátoru znaků (řádková adresa) a paměti displeje (6× 2102 nebo 1× 4118). Čítač displeje vysílá signály do komparátoru kurzoru a bloku "konec stránky" (page end). Výstupní signál komparátoru PT se používá ke znázornění kurzoru na požadovaném místě na obrazovce. Simultánním použitím signálů RP a RS lze rozšířit adresový rozsah paměti zobrazovaného rozsahu až na 16 stránek po 1 KB; tato možnost však v popisovaném případě není využita. Signál RS tedy slouží k přechodu z jedné stránky na druhou, signál RP představuje takt pro čítač, potřebný k rozšíření adresového rozsahu.

Adresování paměti a generování synchronizačních signálů by bylo bezcenné bez dalších řídicích funkcí. Tuto úlohu plní dekodér řízení, ukazatel zápisu a řízení zápisu — viz příslušné bloky. Dekodér řízení kurzoru je buzen tříbitovým signálem; podle bitového obsahu na vstupech CO, C1 a C2 realizuje dekodér následující funkce kurzoru:

C1 C0

0	0	0	výmaz celé stránky a kurzor vlevo nahoru (home — FF)
0	0	1	kurzor vlevo a výmaz řádku (CR)
0	1	0	nový řádek — kurzor o jedno místo dolů (LF)
0	1	1	inhibice znaku
1	0	0	kurzor vlevo o jedno místo (BS) .
1	0	1	výmaz řádku označeného kurzorem
1	1	0	kurzor o jedno místo nahoru (VT)
1	1	1	normální znak

Provedení první instrukce trvá 128 ms, ostatních pak 8,3 ms; jsou tedy relativně pomalé, naproti tomu nevyvolává jejich vykonání rušivé vedlejší úkazy. Počet instrukcí je možné signálem W (z bloku řízení zápisu) zvětšit, např. o stránkování (další stránka, předcházející stránka), nebo o řádkování (další řádek). Dekódování probíhá v souladu s obsahem paměti PROM (IO<sub>18</sub>) rozhraní, jež je naprogramována takto:

adresa		výst	upy	
paměti 74S387	Q3	Q2	Q1	QO
0 až 127	1	0	0	0
128 až 135	0	0	1	1
136	0	1	0	0
137	0	1	1	1
138	1	0	1	0
139	0	1	1	0
140	1	0	0	0
141	1	0	0	1
142 až 153	0	0	1	1

154	•	1	1	0	1
155		0	0	1	0
156		0	0	0	0
157		0	0	0	1
158 až 159		0	0	1	1
160 až 254		1	1	1	1
255		0	0	1	1

Informace v obrazové paměti (IO<sub>1</sub> až IO<sub>6</sub>) je pro jednu stránku čtena osmkrát; znaky jsou vytvářeny v rastru 5× 7 bodů.


Na obr. 49 je blokové schéma rozhraní s obrazovkovým řadičem; z něho je zřejmé, že vstupní informace je buď ukládána do obrazové (video) paměti RAM, nebo – jestliže dekodér rozpozná ve vstupní informaci jedno z výše uvedených řídicích slov kurzoru – v přetransformovaném tvaru již přímo na vstupy řadiče C0 až C2.

Na vstup řadiče je tedy vstupní informace přiváděna ve formě 7bitových slov paralelně, a to po projití obvodem UART (IO<sub>19</sub>) z připojené klávesnice. (Pokud by se nepožadovala součinnost mikroprocesorového systému prostřednictvím sériového vstupu a výstupu, bylo by možno připojit klávesnici ke svorkám SO až S6 vzorkovacího signálu St. Pak by se klávesnicí zadávala informace jen na displej, např. pro reklamní, informační apod. účely.)

Informace z paměti přichází do střadače IO<sub>10</sub> (74174), jenž je připojen ke generátoru znaků 1012. Obsahem tohoto generátoru znaků je pevně určen tvar písmen, číslic a znaků (včetně diakritických znamének). Použitý generátor znaků (RO-3-2513) obsahuje pouze 64 znaky; proto, je-li nedostupný, či chceme-li rozšířit interpretační schopnost obrazovkového modulu i o malá písmena, jej lze nahradit vhodně naprogramovanou pamětí EPROM. (Generatory znaků v pevné formě, tzn. naprogramované maskou již od výrobce, se nasazovaly v počátcích rozvoie terminálů a obdobných zařízení výpočetní techniky. Tomu odpovídala i technologie jejich výroby, takže zpravidla vyžadovaly ke svému provozu dvě napětí. Proto je výhodnější jako generátor znaků použít jeden z dále uvedených typů EP-,,jednonapěťových" umožňujících zadat libovolnou množinu znaků podle požadavků uživatele a to 2758 nebo 2716).

Protože se znaky na stinitku obrazovky objevují po linkách (TV řádcích), musí být obsah paměti čten pro jeden obrázek osmkrát v daném sledu, což obstarává řadič IO11. Z výstupu generátoru znaků vycházejí pětibitová slova na posuvný registr IO<sub>15</sub>, jenž zajišťuje převod paralelního pětibitového tvaru na sériový. Protože tento registr je osmibitový, jsou tři zbývající členy čteny jako nulové, doplňují tedy paralelně vkládanou informaci na výstupní osmibitový sériový tvar. Uvedenými nulovými bity se získá vodorovné oddělení mezi jednotlivými znaky (v rastru 5× 7), zlepšující čitelnost. Impulsy po-třebné k posouvání obsahu registru, se získávají z generátoru bodů IO8, koncipovaného ze dvou hradel NAND, jehož kmitočet je nastaven trimrem R asi na 11 MHz. A protože všech osm horizontálních linek každého znaku musí být přesně pod sebou, je generátor bodů synchronizován též řadičem, a sice signálem INI.

Děličem osmi (IO<sub>16</sub>) je ze signálu bodového generátoru odvozen i takt pro adresování paměti, uchovávající zadané znaky. Tímto taktem je plněn adresový čítač řadiče přes vstup Φ<sub>1</sub>, jenž návazně zajišťuje převzetí dalšího pětibitového vzorku (tj. jedné "linky" znaku) do posuvného



registru IO<sub>15</sub>. Kmitočet generátoru bodů IO<sub>8</sub> ovlivňuje šířku znaků: čím je nižší, tím širší je písmo. (Při uvádění modulu do provozu se nastaví – po napsání jedné řádky textu o 64 znacích – poloha běžce trimru R tak, aby byl zobrazený text symetrický vzhledem ke svislé ose obrazovky, s vymezenými prázdnými levými a pravými okraji. Text vyplněné stránky na obrazovce je tedy v okénku, jehož levý či pravý okraj je asi v 1/5 šířky obrazovky.)

Řadič dále zajišťuje, že na obrazovce mezi jednotlivými řádky textu bude ve vertikálním směru mezera čtyř nemodulovaných linek (= TV řádků).

Protože je výstupní signál z paralelněsériového registru IO<sub>15</sub> k dispozici i v invertovaném tvaru, je možno přepínačem volit druh zobrazení, a sice bílé písmo na černém pozadí, nebo černé písmo na bílém pozadí.


Sériový sled impulsů, vycházejících ze sériového registru a obsahujících informaci k zobrazení, je nutno ještě doplnit o synchronizační impulsy SYNC (generované též řadičem). Jednoduchý tranzistomodulátor. (Příklad zapojení neladěného vf modulátoru, osazeného jedním obvodem TTL, je na obr. 50.)

Pro propojení modulu obrazovkového řadiče s modulem mikropočítače slouží univerzální asynchronní převodník UART, lO $_{19}$ , s budicím generátorem přenosové rychlosti (Bd) lO $_{7}$  a obvody pro standardizované připojení RS-232C – T $_{1}$ , T $_{2}$ , H13, H17 [94] – obr. 51. Generátor přenosové rychlosti umožňuje volit rychlost sériového přenosu v mezích 110, 150, 200, 300, 600 a 1200 b.s $^{-1}$  (pokud se použije typu MC14411).

IO<sub>19</sub> je UART (universal asynchronnous receiver – transmitter) AY-5-1013 (nahraditelný tuzemským výrobkem MHB1012), jenž obsahuje vysílač, který mění paralelní data v sled sériových dat a ještě je doplňuje o startovací, ukončovací a pří-

padně i o paritní bit. Propojením vývodů 35 až 39 může být tento podpůrný obvod naprogramován pro prakticky všechny v úvahu přicházející formáty, viz následující přehled:

Vývod	Přiložená logická úroveň	Formát vysílaného přijímaného slova
35	1 0	bez paritního bitu s paritním bitem
36	1 0	dva ukončovací bity "stop" jeden ukončovací bit "stop"
39	1 0	sudá parita lichá parita



Obr. 52. Pohled na osazený modul obrazovkového řadiče



### **INZERCE**

Inzerci přijímá osobně a poštou Vydavatelství Naše vojsko, inzertní oddělení (inzerce AR), Vladislavova 26, 113 66 Praha 1, tel. 26 06 51—9, linka 294. Uzávěrka tohoto čísla byla dne 29. 10. 1987, do kdy jsme museli obdržet úhradu za inzerát. Neopomeňte uvést prodejní cenu, jinak inzerát neuveřejníme. Text inzerátu pište

37 38	0 0	pětibitový znak
	0 1	šestibitový znak
	1 0	sedmibitový znak
	1	osmibitový znak

V témž pouzdře je též přijímač, jenž došlý sériový datový tok mění zpětně v paralelní datová slova. Rychlost sériového přenosu dat je řízena taktovacími impulsy na vstupech 17 a 40; kmitočet taktu musí být 16násobkem zvolené přenosové rychlosti. Takt poskytuje již vzpomenutý generátor přenosové rychlosti IO<sub>7</sub>, stabilizovaný krystalem o 1,8432 MHz. (Rovněž řadič 10<sub>11</sub> je synchronizován krystalem, a to o kmitočtu 1,008, popř. 1,000 MHz.) Vstup a výstup UART jsou propojeny logickými členy tak, že je možno volit provoz plně duplexní nebo polovičně duplexní (halfduplex). Je-li volič Př. sepnut (uzemněn). pracují vysílač a přijímač odděleně; tehdv data vyslaná z klávesnice se nezapisují na obrazovku - spolupráce s mikropočítačem je však možná. Při rozpojeném Př., tj. při plně duplexním provozu, jsou na obrazovce jak znaky vyslané z klávesnice, tak i jejich odezva z připojeného mikropočítačového modulu. (Dokončení příště)

#### SEVEROČESKÉ ELEKTRÁRNY

koncernový podnik Most, závod teplárna Trmice, PSC 400 04



#### přijme do pracovního poměru pracovníky těchto profesí:

pro závod v Ústí nad Labem-Trmicích kategorie THP:		— izolatéry — malíř-natěrač	D 6, 7 D 6			
<ul> <li>projektant ASŘ — technické procesy</li> </ul>	VS T 12	— vulkanizér	D 6			
<ul> <li>SOPTP — elektro</li> </ul>	ÚS T 11	<ul> <li>strojvedoucí lokotraktoru</li> </ul>	D 6			
— SOPTP — MaR	ÚS T 11	pro pracoviště RT v Ústí nad Labem:				
	ÚS T 10a	— zedníky	D 7			
<ul> <li>mistr strojní dílny</li> </ul>	ÚS T 10a	— svařeče	D 7, 8			
<ul> <li>SOTP — příprava práce</li> </ul>		pro výtopnu Děčín:				
	výhl. T 12	- zedníky	D 7			
<ul> <li>SOTP — příprava práce — stavební</li> </ul>	ÚS T 11	- mechanik MaR	D 7			
<ul> <li>SOTP — příprava práce — strojní</li> </ul>	ÚS T 11	pro výtopnu Litoměřice:				
kategorie D:			ъ.			
— topiče	D 7, 8	— topiče	D 6			
<ul> <li>strojníky TG</li> </ul>	D 7, 8	— zedníky	D 7			
<ul> <li>strojníky napáj, stanice</li> </ul>	D 7					
- provozní mechaniky MaR	D 7	Závod nabízí:				
<ul> <li>provozní elektrikáře</li> </ul>	D 8	<ul> <li>perspektivní zaměstnání</li> </ul>				
<ul> <li>úpraváře vody</li> </ul>	D 6, 7	<ul> <li>pro některé profese organizovaný</li> </ul>	nábor			
<ul> <li>provozní laborant</li> </ul>	D 7	možnost přidělení stabilizačního bytu				
<ul> <li>provozní zámečníky</li> </ul>	D 6, 7					
- svařeče	D 6, 7	<ul> <li>výhody pro pracovníky v energetic</li> </ul>				
<ul> <li>opraváře dozerů</li> </ul>	D 6, 7	<ul> <li>možnost zahraničních a tuzemskýc</li> </ul>	n			
<ul> <li>soustružníky kovů</li> </ul>	D 6, 7	rekreací a rekreací dětí				
Informace podá osobní oddělení závodu, telefon Ústí n/L 254 61.						

čitelně, aby se předešlo chybám vznikajícím z nečitelnosti předlohy.

#### **PRODEJ**

RAM 4164-15 refr. 7 (100), 4256-15 (220) a PC -Floppy. Ing. M. Chytik, Na sypčině 820, 147 00 Praha 4. Přístrojové skříně stavebnicové pro konstrukce AR dle AR B 1/85, typ I — II — III (80, 90, 100) z mat. AI — Fe, zákl. barva šedá, panely AI, bočnice + kryty Fe. F. Vovesný, J. Faimonové 18, 628 00 Brno.

Zaki. barva seda, pariety Al, obclinice + kryty re. 1. Vovesný, J. Faimonové 18, 628 00 Brno. **BTV Rubín** C-202 (4800), mgf Unitra M24055, M14175 (1800, 1600) + pásky ø 15 (à 70), 2 × 3 pásm. repro (à 400). S. Novotný, 538 03 Heřm. Městec 773. **BFR9**0 (80), BF963 (50), BFT ant. zes. UHF 16 dB (360), EFD (6), parent 26-27 (70). L'argudii lindřištých 14

BFR90 (80), BF963 (50), BF1 ant. zes. OHF 16 dB (300), LED (6), cuprex. 36×27 (70). J. Zavadil, Jindřišská 14, 110 00 Praha 1.

Koupíme počítač ATARI 130 XE, disket. jednotku 1050 a tiskárnu 1029. Ihned.

STS n. p. Šumperk, ing. Šebesta, 787 01 Šumperk

Programy pro ZX Spectrum na kazetách ve velkém výběru i novinky. Seznam zašlu, možno i jednotlivě (à 10), dále literaturu, různé manuály ve větším výběru. Jen písemně — končím. J. Hlaváček, Kociánova 1581/7, 155 00 Praha 5.

Atari 800 XL s XC12 (9850). P. Urbanec, Ruská 487, 417 01 Dubí I.

### NOVÉ PRACOVIŠTĚ RESORTU SPOJŮ

pro údržbu a vývoj SW telekomunikačních zařízení nasazovaných v čs. jednotné telekomunikační síti

přijme zájemce o práci v oborech:

- programování spojovacích a dohledových SPC systémů
- programování a provoz podpůrných a testovacích prostředků údržby SW
- školení a tvorbu kursů pro SPC technologii.

Informace osobně, písemně i telefonicky na č. tel. 27 28 53, 714 25 79

MEZINÁRODNÍ A MEZIMĚSTSKÁ TELEFONNÍ A TELEGRAFNÍ ÚSTŘEDNA V PRAZE 3, OLŠANSKÁ 6

Praxe v oboru programování (mini a mikropočítače) vítána. Plat zařazení podle ZEUMS II. Pro mimopražské pracovníky zajistíme ubytování.



# ČKD Praha, o. p. závod POLOVODIČE

na trase metra C

stanice: Mládežnická-Budějovická

- Chcete pracovat v novém, atraktivním prostředí?
- Chcete pracovat na nejmodernější výpočetní technice?
- Chcete vidět jak se chová vaše technické dílo?
- Chcete se podílet na programu automatizace?

Přijímáme s možností získání bytu: programátory, systémové inženýry, prog.-analytiky, projektanty, teoret. kybernetiky a ing. silnoproudé i slaboproudé elektrotechniky pro vývoj složitých automatických systémů řízení dodávaných do tuzemska i na export.

Čekáme na vás — informujte se přímo v závodě!

Přijímáme absolventy všech příbuzných oborů schopné a ochotné se podílet na tomto programu, ať již v oblasti vývoje HW a SW automat. prostředků vyráběných a vyvíjených v ČKD POLOVODIČE, tak v oblasti projektování a návrhů systémů automatizovaného řízení technologických procesů a tech. objektů pro oblast teplých a studených válcoven, hutního a slévárenského průmyslu, cementáren, úpraven rud a dalších.

INFORMACE: ČKD POLOVODIČE, BUDĚJOVICKÁ 5, PRAHA 4, NÁBOR PRACOVNÍKŮ — PŘÍMÁ LINKA 42 69 65.

Katalogy ELORG (à 50), sedmisegmenty SSSR (à 35), osazený zesilovač Texan (à 200), stavebnice hodin (à 180), světelný had AR 11/84 (à 550). M. Šejvl, Kroupova 16, 150 00 Praha 5-Smíchov.

Televizní hry s AY-3-8500 (600). V. Šurček, Markova 154, 744 01 Frenštát p. R.

Sirokopásmový zesilňovač 3 x BFR90 (400), BFT96 500 mW/800 MHz (100), BFT97 F=1,8 dB/500 MHz (160), BFR96 (150), BFR99 (90), BFR91 (90), BFR96 (100), BF982 F=1,2 dB/500 MHz (95), kúpim CGY21 lo ks. P. Poremba, nám. Febr. vít. 13, 040 00 Košice. **Z80A CPU**, 2762, 4116, 6116 (190, 230, 120, 190), el.

**Z80A CPU,** 2762, 4116, 6116 (190, 230, 120, 190), el. voltmetr (490), nový ZX Spectrum 48 kB (6000). lng. V. Linhart, Ostrovská 7, 360 10 Karlovy Vary.

Serv. man. Panasonic NV 333 EG, Sanyo VTC 5000, VHR 1200 PS, Phillips VR 2220, Grundig 2× 4 sup., trafo 220/220/150 VA- (à 200). V. Svec, Na vrstvách 21, 140 00 Praha 4.

BFR90, 91 (70). Jen písemně. H. Košťálová, Štědrého 1426, 440 01 Louny.

#### KOUPĚ

K ZX Spectrum bodovou tiskárnu, A4 normál. papír, interface 1,2, literaturu, programy, joystick. J. Medlen, Železničářská 54, 312 17 Plzeň.

**SAA1056,** 1057, 1059, SO42P. B. Kunc, Jasuschova 26, 040 11 Košice.

Kvalitní zesilovač, popis, cena. M. Kašický, Středová 4786/1020, 760 05 Gottwaldov.

BFR90, 91, BFG69, BFR34A, CFY18-23, CFY19, 2N2369, BB505B, BA379, BB204, TDA1190Z, μΑ733, SO42P, desku PTFE tloušťka 0,5 až 0,6 mm, oboustranně plátovanou CU, BNC konektory, bezvývodové kondenzátory. P. Náhlík, Štursova 1, 568 02 Svitavy.

Výzkumný a vývojový ústav Pozemního stavitelství Praha, Praha 4, přijme absolventy VŠ a SŠ elektro v oboru měření, automatizace a výpočetní techniky. Informace: tel. 472 32 56, 471 52 54.

TV hry a pár obč. radiostaníc. Uveďte popis, cenu. M. Martinovič, Prostejovská 15, 080 01 Prešov, tel. 460 39. 2 ks integrovaných obvodov AY-3-8610. Čím skór, tým lepšie. D. Žuffa, Ploštín 32, 031 01 Lipt. Mikuláš. Sov. obr. 23LK13B. L. Novák, Růžová 2125, 288 02

Nymburk.

10: SAA1056P, SAA1059, SAA1057, SAA1060. lng. M. Merva, tr. Soviet, armády 37, 040 01 Košice.

Merva, tr. Soviet. armády 37, 040 01 Košice. **Zdroj 70** V =, zesilovače V13 (WE60) a V14 (AE60) pro mgf SJ100. P. Faukner, Nad Šárkou 17/1677, 160 00 Praha 6, tel. 36 69 98.

#### VÝMĚNA

**Vyměním nebo prodám** nahrané kazety, diskety pro Atari XL 800 hry, programy. R. Vybíral, Novosady 1570, 769 01 Holešov.

Hladám majitelov počítačov Sharp PC1245-46. Výmena programov a skúseností. Kúpim strojový kod a schému zapojenia. J. Bírová, Slatinská 22, 821 00 Bratislava. Programy pro Commodore C16, C116, plus/4. L. Kolář, Havlíčkova 2, 746 01 Opava.

#### RŮZNÉ

Commodore Amiga — hledám majitele k výměně zkušeností a programů. R. Kubizňák, Dolní 411, 744 01 Frenštát p. R.

# PLOŠNÉ SPOJE

JZD Budislav 391 26 Tučapy

nabízí výrobu plošných spojů jednostranných a oboustranných neprokovených s krátkou dodací lhůtou.

Objednávky a informace přijímáme na adrese: Ing. Aleš Málek, Na dolinách 18/169, 147 00 Praha 4

Novochema VD Levice Vajanského č. 5, PSČ 934 39 zakúpi

Výpočetní systém ATARI: počítač 130 XE prip. 800 XL disketovú jednotku 1050 (5.25") tlačiareň 1029 100% stav

#### Nabízíme část volné kapacity na rok 1988 v OSAZOVÁNÍ A PÁJENÍ DESEK PLOŠNÝCH SPOJŮ

Podle potřeby vyvrtáme, osadíme vlastními nebo dodanými součástkami a ručně zapájíme. Po dohodě zajistíme měření, montáž, případně další práce elektronické výroby.

- Pájení mikropáječkami s regulací teploty.
- Nový bezprašný provoz s antistatickou úpravou.
- Přístrojové vybavení.

JZD "9. květen", nositel Řádu práce 675 55 Hrotovice

PV Elektronika — tel. Třebíč 991 17-19 ing. Fiala, R. Horký, ing. Hejtmánek.